[发明专利]可调式晶体管体偏置电路

说明书

技术领域

[0001]本发明一般涉及晶体管体偏置电路，尤其涉及用于集成电路，如可编程逻辑器件的可调式晶体管体偏置电路。

背景技术

[0002]现代集成电路的性能常受到功耗考虑的限制。具有不良功率效率的电路给系统设计人员提出了不受欢迎的要求。电源容量需要增加，热管理问题需要被处理，为了适应效率低的电路，电路设计需要被修改。

[0003]集成电路常使用互补金属氧化物半导体(CMOS)晶体管技术。CMOS集成电路具有n沟道金属氧化物半导体(NMOS)和p沟道金属氧化物半导体(PMOS)晶体管。

[0004]NMOS和PMOS集成电路都有四个端——漏极、源极、栅极和体端。体端或衬底端(body terminal)有时也称为阱端(wellterminal)或块端(bulk terminal)，体端能够被偏置来提高晶体管的性能。例如，正偏置电压可以加在PMOS晶体管的体端，而负偏置电压可以加在NMOS晶体管的体端。这些偏置电压提高了晶体管的有效阈值电压，并因此而降低了晶体管的泄漏电流。泄漏电流的降低减小了功耗。

[0005]合适的偏置电压趋于是小电压。例如，一个NMOS体偏置电压可能会小于几百个毫伏。更大的体偏置电压可以被用于进一步减小泄漏电流，但是这可能会对器件性能有显著的不良影响。在减小泄漏电流和牺牲性能二者之间的最佳平衡一般是通过使用小的体偏置电压来获得的。

[0006]体偏置电压可以在芯片外产生，但是这类方法耗费了稀少的输入-输出管脚。另外，不可调的体偏置电压源会在可编程逻辑器件中产生一些问题，在可编程器件中常希望改变所使用的偏置量。

[0007]因此希望提供一种可调的片上晶体管体偏置电压电路，用于减小集成电路，如可编程逻辑器件集成电路上的功耗。

发明内容

[0008]根据本发明，提供一种集成电路如可编程逻辑器件电路，该集成电路包括可调式体偏置电路。可调式体偏置电路由控制信号控制。控制信号可以由可编程单元提供，这些可编程单元已经载入配置数据，控制信号可以由集成电路上的可编程逻辑来提供，或者从外部源来获得。解码器用来解码未解码的控制信号。

[0009]可调式体偏置电路可以包含产生负电压的一个电荷泵电路，通过使用该负电压产生可调的负体偏置电压的一个可调式电压调节器，以及为该可调式电压调节器和电荷泵提供基准信号的一个带隙基准电路。

[0010]可调式电压调节器可以包含一个可调式分压器，连接在电荷泵电路和可调式分压器之间的一个晶体管，和一个运算放大器。可调式分压器可以包含一串联的电阻链和很多个连接在各对串联电阻之间的晶体管。可调式体偏置电路的控制信号可以加在晶体管的栅极，以限定期望的分压器电压分接位置。运算放大器在一个输入处接收来自带隙基准电路的一个基准电压，并且在另一个输入处接收从分压器分接点反馈的多个信号。运算放大器带有一个输出，其被施加到和电荷泵电路连接的晶体管的栅极。由可调式电压调节器产生的负体偏置电压的幅值通过调节分压器来控制。

[0011]通过附图和以下的详细说明，本发明的进一步特征、特性和各种优势将会更明显。

附图说明

[0012]图1为一个根据本发明的说明性可编程逻辑器件集成电路的框图。

[0013]图2为一个根据本发明的体偏置的n沟道金属氧化物半导体晶体管的原理图。

[0014]图3为一个根据本发明的体偏置的n沟道金属氧化物半导体晶体管的横截面视图。

[0015]图4为一个根据本发明的说明性电荷泵的原理图。

[0016]图5为图4电荷泵的简化示意图。

[0017]图6为根据本发明的时序图，展示了图4和图5所示类型的电荷泵如何产生负输出电压用于晶体管体偏置。

[0018]图7为展示金属氧化物半导体晶体管电容器的电容值作为所加电压的函数而变化的曲线图。

[0019]图8为一个根据本发明的说明性可调式体偏置电路布置的电路图，该电路布置可用于偏置集成电路如可编程逻辑器件集成电路中的晶体管。

[0020]图9为一个根据本发明的说明性可调式体偏置电路的电路图，该电路具有一个电荷泵、带隙基准电路和可调式调节器。

[0021]图10为一个根据本发明的说明性可调式体偏置电路的电路图，该电路具有一个基于可编程分压器的调节器。

[0022]图11为一个根据本发明的说明性运算放大器的电路图，该运算放大器用于图10所示类型的调节器。