[发明专利]电路衬底和半导体器件

说明书

技术领域

本发明涉及电路衬底和半导体器件，尤其涉及这样一种电路衬底和半导体器件，其中半导体元件以面朝下结构的倒装芯片方法连接至该电路衬底，以及在该半导体器件中半导体元件以面朝下结构的倒装芯片方法连接至该电路衬底。

背景技术

当将半导体元件安装到电路衬底，制造半导体器件时，半导体元件可以以面朝下结构的倒装芯片方法安装至电路衬底，其中作为一种半导体元件安装结构，半导体元件的主表面面向电路衬底。

为了实现这种结构，使用这样一种方法(例如，在日本未审查的专利申请公开No.9-97816中所公开的)：向半导体元件施加载荷，该半导体元件具有朝向电路衬底的凸块，该电路衬底具有安装焊盘，用设置在凸块与安装焊盘之间的粘合剂使凸块与安装焊盘对准从而使凸块与安装焊盘接触；在凸块与安装焊盘接触时，通过加热使粘合剂固化，将半导体元件固定至电路衬底，以制造半导体器件。

在通过这种方法制造的半导体器件中，通过在半导体元件与电路衬底之间提供粘合剂将半导体元件固定到电路衬底，并且保持半导体元件的凸块紧压着电路衬底的安装焊盘的状态。因此，保持了凸块与安装焊盘的机械接触，同时也实现并保持了凸块与安装焊盘的电接触。

在一些情况下，除了布线图案和安装焊盘之外，在要安装半导体元件的电路衬底的区域(以下称为元件安装区)还设置有固体图案(例如，参见日本未审查的专利申请公开No.2003-338666)。

已经公开设置这种固体图案能增加电路衬底的硬度，并提高半导体器件的可靠性；另外，将固体图案的表面镀镍(Ni)、金(Au)能增加固体图案的硬度，从而进一步提高电路衬底的可靠性。

也已经提出，在电路衬底的元件安装区设置布线图案和虚拟图案来消除图案密度的不均匀性，以防止由于热膨胀系数不同导致的电路衬底的翘曲(例如，在日本未审查的专利申请公开No.2006-32872中)。

在上述现有技术的情况下，将布线图案和虚拟图案镀金(Au)以提高抗腐蚀性。然而，由于镀金(Au)层与粘合剂具有低接触性能，不能获得足够的触点压力。因此，难以保持布线图案与半导体元件的连接端子之间的接触。在现有技术的情况下，为了解决该问题，虚拟图案具有分支形状以形成小突出物、即多个凹陷和凸起，以通过固着效果增加触点压力。

如上所述，通常在如金(Au)这样的金属和粘合剂之间提供低的触点压力。因此，在安装之后，有可能在粘合剂与设置在虚拟图案和固体图案表面上的镀金(Au)层之间的界面处发生分层。

因此，难以保持半导体元件的凸块紧压着电路衬底的安装焊盘的状态，也不能保持凸块与安装焊盘之间的满意的电连接。尤其是当把半导体器件放在高温和高湿度的环境中时，分层进一步发展，因此不能获得预期的可靠性。

可以考虑一种将绝缘树脂层设置在虚拟图案(固体图案)上的方法，其中绝缘树脂层与粘合剂具有高接触性能。当虚拟图案(固体图案)在元件安装区具有大的面积时，绝缘树脂层也具有大的面积。

绝缘树脂层具有大的面积，因此具有大的弹性恢复力。所以，当把半导体元件安装到电路衬底时，如果在元件安装区存在具有大面积的绝缘树脂层，即使向半导体元件施加连接载荷，绝缘树脂层的弹性恢复力超过连接载荷，使得半导体元件的凸块与电路衬底的安装焊盘之间的连接不牢固。

如果将增大的载荷施加到半导体元件以使连接过程可靠，则可能损坏在半导体元件中形成凸块的部分处的内部布线或电路元件。

发明内容

为了解决上述问题，本发明的目的是提供一种具有高可靠性的电路衬底的结构以及包括该电路衬底的半导体器件，以防止电极之间的分层和半导体元件的损坏。

为了实现上述目的，根据本发明，提供一种电路衬底，其中半导体元件被安装至该电路衬底。该电路衬底包括：布线层，设置在该电路衬底表面上与该半导体元件相对的区域；导电层，设置在该电路衬底表面上与该半导体元件相对的区域且远离该布线层；以及树脂层，设置在该导电层上。

为了实现上述目的，根据本发明，提供一种半导体器件。该半导体器件包括：半导体元件；电路衬底，在该电路衬底上安装该半导体元件，该电路衬底包括设置在与该半导体元件相对的区域的布线层、设置在与该半导体元件相对的区域且远离该布线层的导电层、以及设置在该导电层上的树脂层；以及粘附材料，设置在该电路衬底与该半导体元件之间。

从以下描述中，通过结合以示例方式示出的本发明的优选实施例的附图，本发明的上述和其它目的、特征以及优点将变得显而易见。

附图说明