[发明专利]封装导电结构及其制造方法

说明书

技术领域

本发明是关于一种用于半导体基材的封装导电结构；特别是一种可提升导电性与凸块接合缓冲能力的封装导电结构。

背景技术

现今的电子产品中，通常具有半导体芯片提供控制或逻辑运算功能，由于工艺技术的不断进步，半导体芯片日渐小型化，封装尺寸也逐渐缩小。

传统以打线接合(wire bonding)方式，将半导体芯片与其他元件相接合的电子封装技术，早已不敷需求，取而代之的是以凸块(bumps)作为芯片与其他元件接合的覆晶接合技术。更明确而言，在半导体芯片表面上设有多个凸块，其与芯片内部结构电性导通，并用以与其他元件接合，如此一来，可节省传统焊线占据较大面积的缺点，适用于较先进的工艺。

现有具有凸块的半导体封装导电结构如图1所示，半导体芯片10包含一基材11及其上的衬垫(pad)13，该衬垫13通常为金属导电材质，以作为半导体芯片10的内部半导体结构与外界电性导通的接点。基材11上设置有保护层15，并包覆衬垫13的周缘，使部分衬垫13暴露出来。随后，在衬垫13上形成一凸块下金属层17之后，最后再将凸块19固着于凸块下金属层17上，凸块19便可经由凸块下金属层17，与衬垫13呈电性连接。

然而，现有的封装导电结构中，凸块19于凸块下金属层17上的接合缓冲能力在结构及材料上具有其限制，且衬垫13的可导电区域于封装前也已确定，一旦工序控制不良、或者材料的选择不当，将难以具备接合缓冲能力，甚至可能会因为凸块19的接着不良而形成断路，甚至导致凸块19的脱落，造成半导体芯片失效。

有鉴于此，于半导体结构中，提供一可提升凸块接合缓冲及导电能力的封装导电结构，这为此一业界亟待解决的问题。

发明内容

本发明的一目的在于提供一种用于半导体基材的封装导电结构及其制造方法，其中，在封装导电结构中设置至少一辅助件，借此增加凸块导电层与凸块间的接触面积，并提供一弹性缓冲，可进一步提升其接合缓冲能力，降低凸块与凸块导电层之间形成断路的风险。

本发明的另一目的在于提供一种用于半导体基材的封装导电结构及其制造方法，借助凸块下金属层与凸块导电层的设置，其导电接触面积增加，以在提升接合缓冲能力的同时，进而提升其导电能力。

为达上述目的，本发明揭示一种用于半导体基材的封装导电结构及其制造方法；首先，在半导体基材上形成一保护层，其局部覆盖半导体基材的衬垫，并界定一容置空间；接着设置一凸块下金属层，覆盖于半导体基材的衬垫上并与其电性连接，然后于凸块下金属层上设置至少一辅助件，再设置一凸块导电层覆盖其上，最后，再设置一凸块于凸块导电层上；借此，该凸块通过凸块导电层及凸块下金属层，可与半导体基材的衬垫呈电性连接。

为让本发明的上述目的、技术特征、和优点能更明显易懂，下文是以较佳实施例配合附图进行详细说明。

附图说明

图1是现有半导体封装导电结构的示意图；

图2是本发明较佳实施例的工序示意图；

图3是本发明较佳实施例的工序示意图；

图4是本发明较佳实施例中，显示辅助件的上视图；

图5是本发明较佳实施例的示意图；以及

图6是本发明另一较佳实施例中，显示辅助件的上视图。

具体实施方式

本发明揭示一种用于半导体基材的封装导电结构及其制造方法；首先参阅图2，半导体基材21上包含一衬垫23，衬垫23通常由铝所制成，以作为半导体基材21内部的半导体结构与外界电性导通的接点。然后，于半导体基材21上形成一保护层25，其局部覆盖衬垫23，以界定出一容置空间；在实际制造上，可先形成一光刻胶层，经由图案化之后，再进行一蚀刻工序以去除部分的光刻胶材料，以形成容置空间，使衬垫23局部暴露出来。

请进一步参阅图3，于容置空间内形成一凸块下金属层(Under BumpMetal，UBM)27，其与半导体基材21的衬垫23电性连接，其中，凸块下金属层27是由钛/钨合金或铬所制成。为更清楚揭示本发明的结构，可进一步界定凸块下金属层27具有一中央区域及一周缘区域，凸块下金属层27适以周缘区域部分覆盖保护层25的边缘，而凸块下金属层27的中央区域则与半导体基材21的衬垫23相接合。