[发明专利]封装导电结构及其形成方法

说明书

技术领域

本发明是关于一种用于半导体基材的封装导电结构；特别是一种具有重新分布层的封装导电结构。

背景技术

现今的电子产品中，通常具有半导体芯片提供控制或逻辑运算功能，由于工艺技术的不断进步，半导体芯片日渐小型化，封装尺寸也逐渐缩小。

传统以打线接合(Wire Bonding)方式，将半导体芯片与其他元件相接合的电子封装技术，早已不敷需求，取而代之的是以凸块(Bumps)作为芯片与其他元件接合的覆晶接合技术。换言之，在半导体芯片表面上设有多个凸块，其与内部结构电性导通，并用以与其他元件接合，可节省传统焊线占据较大面积的缺点，适用于较先进的工艺。

此外，现有的封装技术还采用具有重新分布层(redistribution layer，RDL)的设计。由于芯片上的衬垫分布是形成于集成电路外侧，为其限制，凸块若直接形成于衬垫上，则能容纳的凸块数目有限，且凸块之间的间距也会受限，在实际使用时易造成凸块的接合不良等缺陷。重新分布层采用间接电性连接的方式，通过导电层连接芯片衬垫与凸块，故凸块的位置可依照需求设置，进而重新配置，不必局限于既有衬垫位置，可增加使用上的弹性。

具体说，现有具有重新分布层的封装结构如图1所示，半导体芯片10包含在基材11上具有金属层111，即为衬垫(pad)，作为内部半导体结构与外界电性导通的接点。基材11上具有介电层13，包覆金属层111的周缘，并使部分金属层111暴露出来。随后，形成重新分布层15，其包含沉积导电层151及保护层153，并且在欲形成凸块的位置上形成导孔，导孔内形成凸块下金属层(under bumpmetallization，UBM)17之后，最后再形成凸块19。其中，凸块下金属层是利用钛、铬、铜、金等的多层金属薄膜，主要功能是提供电性导通的同时，也兼顾凸块附着力的提升，确保凸块19与导电层151稳定接合。借助上述结构，凸块19可与基材11的金属层111导通，并可有位置上的偏移，以达到覆晶接合时更弹性的应用。

然而，在形成导电层151的过程中，由于导电层沉积是为单向沉积，因此在介电层13的侧壁位置上形成足够厚度的导电层，确有困难，具有容易导致断路的风险。如图1的虚线位置所示，在介电层13的侧壁附近的部分导电层151，因沉积上较为困难，一旦工艺控制不当，极有可能会导致断路，造成半导体芯片失效。

有鉴于此，于具有重新分布层的半导体结构中，提供一可确保电性导通的封装导电结构，乃为此一业界亟待解决的问题。

发明内容

本发明的一目的在于提供一种用于半导体基材的封装导电结构，尤其应用于具有重新分布层(redistribution layer，RDL)的封装结构，借助导电层的延伸设计，使凸块位置可依照需求重新配置，提升半导体芯片于覆晶时的弹性。

本发明的另一目的在于提供一种封装导电结构，封装导电结构内具有垫高层的设计，使其在沉积导电层时，较容易形成，尤其可改善于介电层侧壁上的沉积效果，避免形成断路导致失效，进而提升半导体芯片的封装可靠度。

本发明的又一目的在于提供一种封装导电结构，其导电层底面与半导体基材的金属层接触导通，而垫高层的设计，使得导电层至少在一方向上较容易形成，确保与凸块之间的电性导通。

为达上述目的，本发明揭示一种用于半导体基材的封装导电结构，半导体基材上具有一金属层，该封装导电结构于半导体基材上形成一介电层，以局部覆盖该金属层，并界定出一容置空间；此封装导电结构于容置空间内还包含一垫高层及一导电层，垫高层部分连接于介电层，而导电层与半导体基材的金属层呈电性连接，且至少局部覆盖介电层的边缘。

本发明还揭示一种形成上述封装导电结构的方法，包含下列步骤：(a)于半导体基材上形成介电层局部覆盖该金属层，以界定一容置空间；(b)于容置空间内形成一垫高层，以覆盖部分该金属层，且部分连接于该介电层；及(c)于该容置空间内形成一导电层，以使该导电层适可通过该容置空间，与该金属层呈电性连接。

为让本发明的上述目的、技术特征、和优点能更明显易懂，下面将以较佳实施例配合附图进行详细说明。

附图说明

图1是现有封装导电结构的示意图；

图2A是本发明的封装导电结构中，形成容置空间的示意图；

图2B是本发明的封装导电结构中，形成垫高层的示意图；

图2C是本发明的封装导电结构的上视图；

图2D是本发明的封装导电结构中，形成垫高层的示意图；