[发明专利]一种AU/VC并行接口处理装置

说明书

技术领域

本发明涉及通信领域，尤其是涉及一种适用于光同步数字传输系统(简称SDH/SONET)的AU/VC并行接口处理装置。

背景技术

同步数字传输系统一般由传输设备和网络节点两种基本设备组成，对于光同步数字传输系统(SDH)而言，传输设备就是光缆系统，网络节点则比较复杂，包含终结设备(TM)、交叉连接设备(DXC)、复用设备(ADM)等。在同一个SDH设备机架中，经常需要通过连接背板来处理来自远端的数据，该数据通过线侧接收方向处理后，经DROP侧送到背板进行交叉，然后又通过背板送回ADD侧，接着经ADD侧处理后将数据送往线侧发送方向，最后发送至远端。

然而，数据处理芯片和背板芯片之间的接口大都是AU/VC并行接口，在数据交换的过程中，都是以SDH的数据单位(即AU4)进行，一个AU4需要8条数据线，1条帧头指示线，1条用于指示C1/J1位置的C1J1指示线，1条用于指示净荷位置的PL指示线，因此，一共需要11条信号线。再加上接口包括输入、输出两个方向，总共22条信号线。由于现有技术中数据处理芯片直接通过AU/VC并行接口而连接至背板芯片，所以22条信号线就意味着需要占用22个芯片管脚；然而，每个芯片的管脚都是相当有限且非常宝贵的，由于AU/VC并行接口需要占用高达22个芯片管脚，从而使得其他接口可用的芯片管脚数目大大减少，由此增加了芯片设计的复杂性。

发明内容

本发明所要解决的技术问题是提供一种AU/VC并行接口处理装置，采用本发明能够大大减少AU/VC并行接口所需占用芯片的管脚数目，使得芯片设计更为容易实现。

为了解决上述技术问题，本发明提供了一种AU/VC并行接口处理装置，包括ADD侧接口模块和DROP接口模块，其中：

所述ADD侧接口模块设置有时钟端、2位格式数据输入端、ADD侧帧头指示信号输入端、C1J1/PL指示信号输入端、8位格式数据输出端、ADD侧帧头指示信号输出端、C1J1指示信号输出端和PL指示信号输出端，所述ADD侧接口模块经配置后可将2位格式输入数据流转换为8位格式输出数据流，将ADD侧帧头指示输入信号转换为ADD侧帧头指示输出信号，将C1J1/PL指示输入信号转换为C1J1指示输出信号和PL指示输出信号；

所述DROP侧接口模块设置有时钟端、8位格式数据输入端、C1J1指示信号输入端、PL指示信号输入端、2位格式数据输出端、DROP侧帧头指示信号输出端、C1J1/PL指示信号输出端，所述DROP侧接口模块经配置后可将8位格式输入数据流转换为2位格式输出数据流，根据C1J1指示输入信号和PL指示输入信号生成DROP侧帧头指示输出信号，以及将C1J1指示输入信号和PL指示输入信号复用为C1J1/PL指示输出信号。

进一步地，上述AU/VC并行接口处理装置可具有以下特点：所述ADD侧接口模块还设置有ADD侧数据次序控制端，所述DROP侧接口模块还设置有DROP侧数据次序控制端，所述ADD侧接口模块和DROP侧接口模块的时钟端均输入频率为78MHz的时钟信号。

进一步地，上述AU/VC并行接口处理装置可具有以下特点：所述ADD侧接口模块由ADD侧选择信号生成单元、移位延迟单元和ADD侧输出单元组成，其中所述ADD侧选择信号生成单元用于根据所述ADD侧帧头指示输入信号来生成ADD侧选择信号且将其发送至所述ADD侧输出单元；所述移位延迟单元用于根据ADD侧数据次序控制信号将所述2位格式输入数据流、所述ADD侧帧头指示输入信号和所述C1J1/PL指示输入信号进行移位后分别构成8位格式数据流、ADD侧帧头指示延迟信号和C1J1/PL1指示延迟信号，然后将这些数据和信号发送至所述ADD侧输出单元；所述ADD侧输出单元用于根据所述ADD侧选择信号分别输出所述8位格式输出数据流、所述ADD侧帧头指示输出信号、所述C1J1指示输出信号和所述PL指示输出信号。