[发明专利]一种AU/VC并行接口处理装置

权利要求书

1. 一种AU/VC并行接口处理装置，包括ADD侧接口模块和DROP接口模块，其中：

所述ADD侧接口模块设置有时钟端、2位格式数据输入端、ADD侧帧头指示信号输入端、C1J1/PL指示信号输入端、8位格式数据输出端、ADD侧帧头指示信号输出端、C1J1指示信号输出端和PL指示信号输出端，所述ADD侧接口模块经配置后可将2位格式输入数据流转换为8位格式输出数据流，将ADD侧帧头指示输入信号转换为ADD侧帧头指示输出信号，将C1J1/PL指示输入信号转换为C1J1指示输出信号和PL指示输出信号；

所述DROP侧接口模块设置有时钟端、8位格式数据输入端、C1J1指示信号输入端、PL指示信号输入端、2位格式数据输出端、DROP侧帧头指示信号输出端、C1J1/PL指示信号输出端，所述DROP侧接口模块经配置后可将8位格式输入数据流转换为2位格式输出数据流，根据C1J1指示输入信号和PL指示输入信号生成DROP侧帧头指示输出信号，以及将C1J1指示输入信号和PL指示输入信号复用为C1J1/PL指示输出信号。

2. 根据权利要求1所述的AU/VC并行接口处理装置，其特征在于：所述ADD侧接口模块还设置有ADD侧数据次序控制端，所述DROP侧接口模块还设置有DROP侧数据次序控制端，所述ADD侧接口模块和DROP侧接口模块的时钟端均输入频率为78MHz的时钟信号。

3. 根据权利要求2所述的AU/VC并行接口处理装置，其特征在于：所述ADD侧接口模块由ADD侧选择信号生成单元、移位延迟单元和ADD侧输出单元组成，其中所述ADD侧选择信号生成单元用于根据所述ADD侧帧头指示输入信号来生成ADD侧选择信号且将其发送至所述ADD侧输出单元；所述移位延迟单元用于根据ADD侧数据次序控制信号将所述2位格式输入数据流、所述ADD侧帧头指示输入信号和所述C1J1/PL指示输入信号进行移位后分别构成8位格式数据流、ADD侧帧头指示延迟信号和C1J1/PL1指示延迟信号，然后将这些数据和信号发送至所述ADD侧输出单元；所述ADD侧输出单元用于根据所述ADD侧选择信号分别输出所述8位格式输出数据流、所述ADD侧帧头指示输出信号、所述C1J1指示输出信号和所述PL指示输出信号。

4. 根据权利要求3所述的AU/VC并行接口处理装置，其特征在于：所述DROP侧接口模块由DROP侧帧头指示信号生成单元、DROP侧选择信号生成单元和DROP侧输出单元组成，其中所述DROP侧帧头指示信号生成单元用于根据所述C1J1指示输入信号和所述PL指示输入信号来生成DROP侧帧头脉冲信号且分别将其发送至所述DROP侧选择信号生成单元和所述DROP侧输出单元；所述DROP侧选择信号生成单元用于根据所述DROP侧帧头脉冲信号来生成DROP侧选择信号且将其发送至所述DROP侧输出单元；所述DROP侧输出单元用于分别生成并输出所述DROP侧帧头指示输出信号、所述C1J1指示输入信号和PL指示输入信号，并且将所述8位格式输入数据流依次转换为所述2位格式输出数据流并从所述2位格式数据输出端输出。

5. 根据权利要求4所述的AU/VC并行接口处理装置，其特征在于：当所述ADD侧数据次序控制信号为高电平时，所述移位延迟单元将所述2位格式输入数据流向左移位；当所述ADD侧数据次序控制信号为低电平时，所述移位延迟单元将所述2位格式输入数据流向右移位。

6. 根据权利要求5所述的AU/VC并行接口处理装置，其特征在于：所述ADD侧选择信号采用2位格式的数字信号，当所述ADD侧帧头指示输入信号为高电平时，所述ADD侧选择信号生成单元将所述ADD侧选择信号设为“01”，当所述ADD侧帧头指示输入信号为低电平时，所述ADD侧选择信号生成单元将所述ADD侧选择信号按照所述输入时钟信号自动累加1；所述DROP侧选择信号也采用2位格式的数字信号，当所述DROP侧帧头脉冲信号为高电平时，所述DROP侧选择信号生成单元将所述DROP侧选择信号设为“01”，当所述DROP侧帧头脉冲信号为低电平时，所述DROP侧选择信号生成单元将所述DROP侧选择信号按照所述输入时钟信号自动累加1。