[发明专利]提高Nand型快闪存储器数据存取速度的方法

说明书

技术领域

本发明涉及电数字数据处理，特别涉及在带存贮器系统内的数据存取技术，尤其涉及Nand型快闪存储器的数据存取方法。

背景技术

非易失快闪(flash)存储器的出现改变了原先由EPROM和EEPROM一统存储器天下的局面。它主要包括Nor型和Nand型，其中较晚出现的Nand型闪存(本文对“快闪存储器”的简称)具有更高的性能。

所述Nand型闪存的架构如图1所示，包括以自然数m为例的若干个块(block)，所述块是Nand型闪存擦除成空块(可正确写入数据的状态)的最小单位。一个块由以自然数n为例的若干个页(Page)组成；一个页由以自然数k为例的若干个段(Sector)组成；每个段又包括了512个字节(BYTE)长的数据区(系统管理操作闪存的基本单位)和16个字节长的冗余区，其中数据区用来存放数据；冗余区用来存放私有标志数据，包括用于检错并纠正错误的特征码。对于确定型号的Nand型闪存来说，以韩国三星(Samsung)公司的K9F4G08U0M为例，可以很方便地确定上述参数如下：

1页＝(2K+64)字节

1块＝(128K+4K)字节＝64×(2K+64)字节

1闪存芯片＝4.224M比特＝4096×64×(2K+64)字节

则所述自然数m＝4096，n＝64，k＝4。

涉及Nand型闪存数据存取的寻址方式，即定位到某个字节所在位置的物理地址，是由闪存芯片接口的行(Row)和列(Column)地址来唯一确定。所述行地址就是各所述页的物理序号，从0开始(本文中设所有的序号值都是从0开始计)；列地址指所述字节在相应页内的位置偏移量。由此推及，块的行地址指的是该块起始页的物理序号，例如，第g个块的行地址为g×n，其中n如上所述为一个块所包括的页数。

为了编程方便，程序中一般使用逻辑地址来指示相关操作字节的位置。例如块的逻辑地址为所有(除坏块之外的)可用块在使用时被赋予的一个序号，它可以作为标志数据之一被写入到如上所述的冗余区中。图2示意了往逻辑地址u的块(设当前对应的块物理地址为i)内第二区域写数据的操作过程：如图2a所示，先找到一个空的可用块j；再依次将块i内第一区域的数据拷贝到块j中的对应区域(见如图2b)，将要新写的数据写到块j中的第二区域(见如图2c)，将块i内第三区域的数据拷贝到块j中的对应区域(见如图2d)；最后如图2e所示，将块i擦除成空块，因为前述写操作写数据区的同时，也进行冗余区的写入，因此块j冗余区的内容包括了逻辑地址u，从而当前逻辑地址u与物理块j相对应。同样，程序在读取Nand型闪存的数据时，是根据其逻辑地址来查找出对应的物理地址，从而提供行、列地址对芯片进行读操作。

随着容量的增大，Nand型闪存所承载的数据量也越大，对其存取速度的要求也越高：例如微软公司新发布操作系统Vista对相关存储设备要求达到2.5MB/s或以上的4KB数据读取速度，1.75MB/s或以上的512KB数据随机写速度。为了避免块数较多情况下逻辑序号过大，通常将一片闪存划分成若干区(Zone)，每一区包括2ⁿ‘(n’是自然数)个块，从而在一个区的范围内对块进行逻辑序号分配。申请号为02116147的中国发明专利申请公开了一种提高存取速度的方法，具体是：在系统开机时以区为单位建立该区块逻辑地址与物理地址的关系对照表，并将其储存在RAM中；当系统传送一待查逻辑地址至该RAM，该RAM由所述关系对照表中得到一对应物理地址；及或搜寻每一区，直至取得对应物理地址为止。

上述现有技术的不足之处在于：当所述块数或区数较多时，若仅建立当前区的关系对照表，则当要操作的某段数据不在当前区范围内时，得逐一读取新的区中各可用物理块的逻辑地址来建立该区的关系对照表，该建立过程需要耗费一定的时间。尤其是当操作段的地址呈随机变化时，若很频繁地进行所述关系对照表的建立，将严重影响操作速度。为解决该问题，若采用建立全部区的关系对照表并将它们都存放在RAM中的方法，又会占据相当的RAM资源，从而现有技术提高存取速度的成本非常高。此外，当要往一确定物理地址的块中更新一部分数据时，系统往往需要将没有更新的部分数据先保存到RAM中，再擦除这个块，最后将保存的RAM和要新写的数据写入到该块；系统若没有足够的RAM将无法完成该更新操作过程。同时，系统闪存容量的不确定性还导致系统RAM大小的难以确定。

发明内容

本发明要解决的技术问题是针对上述现有技术的不足而提出一种方法，用较低成本来实现对Nand型快闪存储器数据存取速度的提高。