[发明专利]双栅全耗尽SOI CMOS器件及其制备方法

权利要求书

1.一种双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件，其特征在于，该器件包括硅衬底(03)、埋氧层(02)和形成在顶层硅膜(01)中的n型沟道场效应晶体管、p型沟道场效应晶体管及器件介质隔离(05)。

2.根据权利要求1所述的双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件，其特征在于，所述n型沟道场效应晶体管包括P⁺多晶硅栅电极(11)，栅介质(04)，N^-轻掺杂源漏(12)，N⁺重掺杂源(13)，N⁺重掺杂漏(14)。

3.根据权利要求1所述的双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件，其特征在于，所述p型沟道场效应晶体管包括N⁺多晶硅栅电极(21)，栅介质(04)，P^-轻掺杂源漏(22)，P⁺重掺杂源(23)，P⁺重掺杂漏(24)。

4.根据权利要求1所述的双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件，其特征在于，所述器件介质隔离(05)采用改进的局部硅氧化隔离技术，用于减小鸟嘴长度和对有源区硅岛的应力。

5.根据权利要求1所述的双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件，其特征在于，所述顶层硅膜(01)在沟道区的厚度小于80nm，在正常工作情况下器件沟道区顶层硅膜处于全耗尽状态。

6.一种制备双栅全耗尽绝缘体上硅互补式金属氧化层半导体器件的方法，其特征在于，该方法包括：

A、减薄绝缘体上硅SOI顶层硅膜的厚度，减小鸟嘴长度和对有源区硅岛的应力；

B、在n型沟道场效应晶体管硅岛边缘注入B离子，抑制n型沟道场效应晶体管边缘漏电现象；

C、调节阈值电压，进行杂质注入；

D、生长栅介质层，淀积多晶硅层；

E、向n型沟道场效应晶体管多晶硅注入B离子，向p型沟道场效应晶体管多晶硅注入P离子；

F、光刻和刻蚀多晶硅形成栅电极；

G、淀积正硅酸乙酯TEOS，刻蚀侧墙，形成轻掺杂漏LDD结构；

H、向n型沟道场效应晶体管源漏注入As离子，向p型沟道场效应晶体管源漏注入BF₂离子；

I、快速热退火修复晶格损伤和激活注入的杂质；

J、形成Ti硅化物，进入常规的互补式金属氧化层半导体器件CMOS后道工序，得到CMOS器件。

7.根据权利要求6所述的制备双栅全耗尽SOI CMOS器件的方法，其特征在于，步骤A中所述减薄SOI顶层硅膜的厚度包括：

在常规的SOI原始硅片顶层硅膜上生长一层牺牲氧化层，随后剥离，用来减薄顶层硅膜厚度。

8.根据权利要求6所述的制备双栅全耗尽SOI CMOS器件的方法，其特征在于，步骤A中所述减小鸟嘴长度和对有源区硅岛的应力采用改进的局部硅氧化隔离技术进行，最终形成的鸟嘴长度小于0.2μm。

9.根据权利要求6所述的制备双栅全耗尽SOI CMOS器件的方法，其特征在于，步骤B中所述注入B离子的能量为30KeV，剂量为3×10¹³cm^-2。

10.根据权利要求6所述的制备双栅全耗尽SOI CMOS器件的方法，其特征在于，所述步骤C包括：

将n型沟道场效应晶体管的阈值电压为0.7V，向n型沟道场效应晶体管注入B离子和BF₂离子；

将p型沟道场效应晶体管阈值电压为-0.8V，向p型沟道场效应晶体管注入P离子。

11.根据权利要求6所述的制备双栅全耗尽SOI CMOS器件的方法，其特征在于，

步骤D中所述生长栅介质层在850℃下进行，生长的栅介质层的物理厚度为12nm；

步骤D中所述淀积多晶硅层在650℃下进行，淀积的多晶硅层的厚度为350nm。