[发明专利]氮化硅薄膜及接触刻蚀停止层的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种氮化硅薄膜及接触刻蚀停止层的形成方法。

背景技术

半导体集成电路芯片的工艺制作利用批量处理技术，在同一硅衬底上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响日益突出，这就对半导体工艺提出了更多、更高的要求。

以薄膜生长为例，随着器件尺寸越来越小，操作速度越来越快，对电路中器件驱动电流的要求也越来越高。尤其在进入65nm工艺节点以后，传统的提高器件驱动电流的方法受到了诸多限制，通常需要利用具有应力的薄膜来改善器件的驱动电流。现已证实，在器件形成过程中，在器件表面生长能引入应力的薄膜层，可以达到改善器件性能的目的：沿沟道方向的压应力(compressive strain)可以提高空穴的迁移率，能够有效提高PMOS器件的性能；而沿沟道方向的张应力(tensile strain)可以提高电子的迁移率，能够提高NMOS器件的性能。这就给薄膜生长工艺提出了额外的要求。

为了对沟道内的载流子迁移率有明显的改进，该引入应力的薄膜层应该形成于接近沟道的表面。图1为现有的器件结构示意图，如图1所示，在硅衬底101上形成了一个PMOS器件，该器件具有多晶硅栅极104，该栅极下方为栅氧化层103(Pad Oxide)，在栅极侧壁上形成了栅极侧壁层105；此外，在各器件的栅极两侧，还在衬底上以离子注入的方式形成了源/漏极掺杂区107和108。

该PMOS器件形成后，为了实现其与上层器件间的隔离，需要在其上生长接触刻蚀停止层110和层间介质层(图中未示出)。现有的接触刻蚀停止层(CESL，Contact Etch Stop Layer)通常是利用等离子体增强化学气相沉积(PECVD，Plasma Enhanced Chemical Vapor Deposition)的方法形成，为了令其与下层材料间具有较好的粘附性，同时又确保其有刻蚀停止的作用，该接触刻蚀停止层110通常由氮氧化硅层111和氮化硅层112组成。

现有方法中，在进入65nm以下工艺节点后，为了增强该器件的载流子迁移率，提高器件电性能，通常会将该与器件相连接的接触刻蚀停止层110生长为具有一定应力的应力层，其中，对于PMOS器件，会沉积一层具有压应力的接触刻蚀停止层，以提高空穴的迁移率，达到改善器件电性能的目的。考虑到一方面该接触刻蚀停止层具有较大的压应力时，其与下层材料间的粘附性会较好；另一方面，器件尺寸较小时，接触刻蚀停止层的厚度也受到限制，不能过厚；当该接触刻蚀停止层具有较大的压应力时，可以直接生长单层的氮化硅层来作为接触刻蚀停止层。

但是，现有的氮化硅层形成方法中形成的氮化硅层具有的压应力较小，不能满足器件对其应具有的压应力大小的要求。为此，于2006年8月23日公开的公开号为CN1822337A的中国专利申请提出了一种新的结构，其在衬底内形成了具有应力的锗化硅材料，再将具有压应力的氮化硅形成于衬底上，达到了加大在沟道内引入的应力的目的。但该方法实现起来较为复杂，会延长工艺时间，加大工艺成本，不适宜在实际生产中推广应用。

发明内容

本发明提供一种氮化硅薄膜及接触刻蚀停止层的形成方法，以改善现有氮化硅薄膜及刻蚀停止层的形成方法中形成的氮化硅薄膜应力较小，不能满足器件制作要求的现象。

本发明提供的一种氮化硅薄膜的形成方法，包括步骤：

将衬底放置于沉积室中；

将高频射频电源设置在450至500W的范围内；

将沉积室内通入的氮气流量设置在6000至10000sccm之间；

在沉积室内通入氮气和反应气体；

启动所述高频射频电源，开始氮化硅薄膜的沉积。

其中，所述反应气体包括硅烷和氨气，且所述硅烷的流量在30至40sccm之间，所述氨气的流量在70至90sccm之间。

其中，所述沉积室的压力在6至10Torr之间。

其中，所述沉积室内温度设置在380至420℃之间。

本发明具有相同或相应技术特征的一种接触刻蚀停止层的形成方法，包括步骤：

将已形成栅极结构的衬底放置于沉积室内；

将高频射频电源设置在450至500W的范围内；

将沉积室内通入的氮气流量设置在6000至10000sccm之间；

在沉积室内通入氮气和反应气体；

启动所述高频射频电源，开始刻蚀停止层的沉积。