[发明专利]集成电路器件结构形成方法及相应结构

说明书

技术领域

本发明涉及集成电路器件结构的形成方法，具体涉及一种用于提高金 属层和NDC层之间介面的击穿电压(Breakdown Voltage)的方法及相应结 构。

背景技术

集成电路芯片由各种不同材质的金属以及电介质材料构成，在金属层 之间，需要用非导电性的电介质材料将金属层相互隔离，这种层与层之间 的电介质材料称为层间电介质(ILD，Inter-Layer Dielectric)。层间电介质的 材料可以是例如氧化硅(SiO₂)或者其它的低介电常数材料。

一般而言，层间电介质层需要具有较高的击穿电压，以保证可靠的电 性能。例如，高的击穿电压可以使半导体器件具有良好的可靠性。

目前常见的用层间电介质层进行隔离的器件结构如图1所示，其中 101和101’分别表示第一金属铜层和第二金属铜层，102表示层间电介质 (ILD，Inter-Layer Dielectric)层，103表示NDC层(Nitrogen dopped Silicon Carbite，氮掺杂的碳化硅层)，NDC层通常用作上述的电介质层102的 阻挡层。严格地说，实际上NDC层(氮掺杂的碳化硅层)103也属于层 间电介质(ILD，Inter-Layer Dielectric)层的一部分。

对于集成电路芯片的电性能而言，上述金属铜层101和101’之间的电 介质层102以及103具有高的击穿电压是有利的，例如，这可以使集成电 路芯片的可靠性得到提升。

发明内容

出于提升层间电介质层电性能的考虑，具体而言，特别是出于提高层 间电介质层击穿电压的考虑，而提出本发明。

发明人通过试验，认为在用层间电介质层进行隔离的半导体器件结构 中，金属/NDC介面(例如铜/NDC介面)的电性能对于芯片的性能而言 至关重要，尤其对于击穿电压的性能影响较大。该介面处的击穿电压一般 情况下越高越好。

鉴于此，本发明一个目的在于提供一种提高集成电路器件中的层间电 介质层击穿电压的方法，该方法通过在金属/NDC介面，即金属层和NDC 层之间预沉积一层富含氮的过渡层，使整个层间电介质层的击穿电压得以 提高。

具体而言，在实际的生产制程中，所述预沉积可以作为NDC层沉积 的预处理步骤。

本发明中所述的金属不限制任何可以应用于集成电路器件结构的导 电材料的应用，例如多晶硅等本领域常用的导电材料。同时，在本发明中， 用于形成集成电路器件结构的各种沉积制程属于本领域技术人员熟知的 现有技术，其制程条件、规格等均可参考现有技术，本发明将不再详述相 关内容，实际上，本发明对现有技术的改进在于富含氮的电介质过渡层的 形成过程，该步骤之外的制程均可以参照现有技术完成。

本发明还有一个目的在于提供一种通过上述方法形成的集成电路器 件结构，该结构可以保证最后形成的集成电路芯片具有较高的击穿电压。

用于实现本发明的具体技术方案介绍如下。

首先，本发明提供一种在集成电路器件中提高金属层和NDC层之间 介面击穿电压的方法，该方法包括：

在集成电路器件中的金属层和NDC层之间，形成富含氮的电介质过 渡层。

在实际操作中，该方案不影响原有的各层结构的沉积步骤，只需要在 原有的沉积步骤中添加所述富含氮的电介质过渡层沉积步骤即可。例如， 在沉积形成NDC层之前，预先在第一金属层上沉积形成富含氮的电介质 过渡层。

上述的沉积可以采用常规的沉积方法完成，例如化学气相沉积方法。

具体地，该化学气相沉积制程的控制参数为：

功率，100～600W；温度，300～400℃；压力，1～4Torr；

所采用的气体流量为：

三甲基硅烷(3MS)和/或四甲基硅烷(4MS)，10～300sccm；

He，200～600sccm；

NH₃，200～500sccm。

沉积步骤通常持续3～10秒。其目的是为了形成厚度控制在，氮含量为20％～50％的电介质过渡层，高于NDC层的氮含量。

本发明还提供一种用于在集成电路器件中提高金属层和NDC层之间 介面击穿电压的器件结构，该结构的特征在于：