[发明专利]栅极及半导体器件的制造方法、用于制造栅极的结构

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种栅极及半导体器件的制造方法、用于制造栅极的结构。

背景技术

随着半导体技术向小线宽、高集成度方向的发展，代表半导体制造工艺水准的栅极的线宽越来越小，对光刻工艺提出了更高的要求，光学曝光波长也从365nm发展到248nm、193nm甚至更小，基于高折射率介质的浸润式曝光技术也已经被研发出来。

然而由于栅极尺寸不断的缩小，光刻掩膜板上的图形尺寸越来越小，图形的间距也越来越接近，受光刻分辨率的限制，传统的曝光工艺已经不能满足深亚微米制造工艺的要求，特别是栅极的制造工艺。业界的工艺人员不得不研发新的栅极制造工艺。

公开号为CN 1632921A的中国专利申请文件公开了一种栅极的制造方法，所述中国专利申请文件中公开的方法通过消减工艺形成线宽较小的栅极。图1至图6为现有另一种栅极的制造方法，该方法中，通过侧壁层作为形成栅极的掩膜层，来达到减小栅极线宽的目的。

如图1所示，提供半导体衬底100，在所述半导体衬底100上依次形成第一氧化硅层102和多晶硅层104，在所述多晶硅层104上形成第二氧化硅层106。

如图2所示，图形化所述第二氧化硅层106，形成第二氧化硅层图案106a。

如图3所示，在所述第二氧化硅层图案106a上、侧壁以及所述多晶硅层104上形成氮化硅层108。

如图4所示，去除所述多晶硅层104上和第二氧化硅层图案106a上的氮化硅层108，并保留所述第二氧化硅层图案106a侧壁的氮化硅侧壁层108a。

如图5所示，通过刻蚀去除所述第二氧化硅层图案106a。

如图6所示，以所述侧壁层108a作为硬掩膜层，刻蚀所述多晶硅层104，形成栅极104a。

然而，所述的方法中，由于多步刻蚀，造成作为硬掩膜层的侧壁层108a的轮廓较差，进而会导致形成的栅极104a轮廓较差，侧壁粗糙度较大，影响形成的栅极的开关特性。

发明内容

本发明提供一种栅极及半导体器件的制造方法、用于制造栅极的结构，本发明形成的栅极轮廓较好。

本发明提供的一种栅极的制造方法，包括：

提供具有栅层的半导体衬底；

在所述栅层上形成第一材料层；

在所述第一材料层上形成第二材料层；

图形化所述第二材料层，形成第二材料层图案；

在所述第二材料层图案侧壁形成侧壁层；

去除所述第二材料层图案；

刻蚀未被所述侧壁层覆盖的第一材料层和栅层，形成栅极。

可选的，所述第一材料层为一层或多层。

可选的，所述第一材料层为有机材料层和氧化硅层的堆叠结构，其中，所述有机材料层位于氧化硅层下方。

可选的，所述有机材料层为光刻胶或有机抗反射材料。

可选的，所述氧化硅层可以是低温氧化层。

可选的，形成侧壁层的步骤如下：

在所述第一材料层上、第二材料层图案表面形成介质层；

去除所述第一材料层上和第二材料层图案上的介质层，并保留所述第二材料层图案侧壁的介质层。

可选的，所述第二材料层与所述第一材料层、介质层材料不同。

可选的，所述介质层为氮化硅。

可选的，所述第二材料层可以是氧化硅、碳化硅、多晶硅、非晶硅、单晶硅、氮氧化硅、碳氮硅化合物中的一种。

可选的，该方法进一步包括：去除所述栅极上的第一材料层和侧壁层材料。

本发明还提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上具有第三材料层；

在所述第三材料层上形成第一材料层；

在所述第一材料层上形成第二材料层；

图形化所述第二材料层，形成第二材料层图案；

在所述第二材料层图案侧壁形成侧壁层；

去除所述第二材料层图案；

刻蚀未被所述侧壁层覆盖的第一材料层和第三材料层。

可选的，所述第一材料层为一层或多层。

可选的，所述第一材料层为有机材料层和氧化硅层的堆叠结构，其中，所述有机材料层位于所述氧化硅层下方。

可选的，所述有机材料层为光刻胶或有机抗反射材料。

可选的，所述氧化硅层可以是低温氧化层。

可选的，所述侧壁层为氮化硅。

本发明还提供一种用于形成栅极的结构，包括：

具有栅层的半导体衬底；所述栅层上的第一材料层；所述第一材料层上的侧壁层。

与现有技术相比，本发明具有以下优点：