[发明专利]图形的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种图形的形成方法。

背景技术

集成电路制造领域中，半导体芯片的制作通常分为多层，且每一层的制作都需要利用光刻技术进行图形定义，以将图形从包含电路设计信息的光刻掩膜版上转移到晶片上，形成特定结构，如，形成器件的栅极、源/漏极、接触孔或金属连线等。

随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的特征尺寸(CD，Critical Dimension)越来越小，需要利用光刻技术定义的图形尺寸也相应地越来越小，对光刻技术提出了更为严格的要求。为了更好地定义较细微的图形，通常需要采用较薄的光刻胶，但光刻胶过薄会使得光刻胶的保护力度下降，结果导致本应由光刻胶保护的下层结构被破坏。

图1为现有的利用光刻胶定义图形的器件剖面图，如图1所示，在衬底101上生长了厚度为h0的目标层102，为了在该目标层内形成图形，先要利用光刻胶在其上进行图形定义。然后，再以该光刻胶图形110为掩膜对其下的目标层102进行刻蚀，将该光刻胶图形转移至目标层102中。其中，对于要形成的图形较为细微的情况，所用的光刻胶厚度需要较薄。

图2为现有的形成图形后情况正常的器件剖面图，如图2所示，在刻蚀后，在目标层内形成了刻蚀图形202，正常情况下，在刻蚀后，刻蚀图形的顶部仍会残留部分用于保护刻蚀图形的光刻胶210，形成的刻蚀图形202保持完好，其高度仍为h0。

然而，在需要形成细微图形时，由于不得不采用较薄的光刻胶，较易因光刻胶保护不足而出现下层结构受损的现象。图3为现有的形成细微图形后情况异常的器件剖面图，如图3所示，由于所用光刻胶掩膜过薄，其在刻蚀中被完全去除，且损伤到了其下层的刻蚀结构302，令其的高度变小为h1。

为了在形成细微图形的同时确保下层结构的完整，现有的解决方法主要有两种：一种是在光刻时采用抗刻蚀性较强的光刻胶，以减小对下层结构进行良好保护时所需的光刻胶厚度，这有利于在光刻时形成较细微的图形，但该类抗刻蚀性较强的光刻胶价格都较为昂贵，会导致生产成本的提高。

另一种解决方法是硬掩膜法，图4为现有的利用硬掩膜法定义细微图形的器件剖面图，如图4所示，即在衬底101上形成厚度为h0的目标层102后，先生长一层硬掩膜层，然后利用光刻技术定义光刻胶图形410，再将该图形转移至硬掩膜层中形成硬掩膜图形411，并利用光刻胶图形410和硬掩膜图形411一起在后续的刻蚀工艺中对下层目标层进行保护。此时，由于加入了硬掩膜的保护，加强了对下层结构的保护，可以采用较薄的光刻胶，形成较为细微的光刻图形。目前，大部分生产者采用的是硬掩膜法。

然而，上述采用较薄光刻胶进行图形化处理的方法只能在一定程度上缓解形成细微图形时存在的问题，而不能真正予以解决。事实上，当半导体工艺发展至65nm技术及以下时，受到光刻工艺中曝光机曝光极限的限制，即使采用较薄的光刻胶也难以定义出满足要求的细微图形。

在2006年8月30日授权的公告号为CN1272831C的中国专利中，采用的是对光刻胶进行处理，提高其的耐刻蚀性，以形成细微图案的方法，但是，该方法也只能在一定程度上缓解形成细微图形时的问题，且其对光刻胶的处理过程也较为复杂，重复性较差，对于批量生产而言并不适用。

发明内容

本发明提供一种图形的形成方法，以改善现有的图形形成方法难以形成细微图形的情况。

本发明提供的一种图形的形成方法，包括步骤：

提供衬底；

在所述衬底上形成牺牲体，且所述牺牲体的宽度为第一宽度，各所述牺牲体间的间距为第一间距；

在所述牺牲体间填充目标层，形成目标体；

在所述牺牲体和所述目标体上形成掩膜体，所述掩膜体的宽度为第二宽度，各掩膜体间的间距为第二间距，且各所述掩膜体间的沟槽位于所述目标体的上方，所述牺牲体间的第一间距大于所述掩膜体间的第二间距；

刻蚀去除位于各所述掩膜体间的沟槽下的目标体；

去除所述掩膜体和所述牺牲体。

优选地，所述第二宽度与第二间距之和与所述第一宽度与所述第一间距之和相等，且所述第二间距与所述第一宽度相等或不相等；所述掩膜体间的沟槽的两个侧壁至各自相邻的牺牲体的边缘的距离相同或不相同。

其中，所述牺牲体与所述目标体之间具有较高的去除选择比。

其中，所述牺牲体为氧化硅、氮化硅或氮氧化硅中的一种。

其中，所述目标体为氮化硅或氮化钛中的一种。

其中，在所述衬底上形成牺牲体，包括步骤：