[发明专利]多晶硅的刻蚀方法

说明书

技术领域

本发明涉及半导体器件制造工艺，尤其涉及多晶硅的刻蚀方法。

背景技术

在非易失性存储器，例如与非逻辑门(NAND)闪存单元的制作过程中，希望形成上宽下窄的类倒梯形多晶硅截面。因为如果多晶硅截面是垂直的或者上窄下宽的形状，则在后续完成氧化物填充后再进行栅极刻蚀的过程中，难以将多晶硅刻蚀干净，需要执行额外的清理步骤来去除底部残留的多晶硅。

若采用传统的干法刻蚀制程来获得类倒梯形的多晶硅截面，则由于刻蚀过程很难控制，无法获得形状一致且特征线宽均匀性较好的多晶硅截面。

发明内容

本发明的目的在于提供一种多晶硅的刻蚀方法，以获得上宽下窄的类倒梯形多晶硅截面，并保证良好的特征线宽均匀性。

为了达到上述的目的，本发明提供一种多晶硅的刻蚀方法，它包括：a)提供一基板，并在基板上形成一栅氧化层；b)在所述的栅氧化层上依次淀积数层多晶硅层，且该数层多晶硅层的掺杂浓度依次减小；c)对所述的数层多晶硅层进行干法刻蚀，以形成垂直截面；以及d)采用硝酸与氢氟酸对所述的数层多晶硅层进行湿法刻蚀，以形成类倒梯形截面。

在上述的方法中，步骤b)在栅氧化层上淀积2～10层多晶硅层。

在上述的方法中，通过改变多晶硅层的掺杂浓度或湿法刻蚀的反应时间，可以调整多晶硅截面侧边的倾斜程度。

本发明通过在栅氧化层上淀积若干层掺杂浓度依次减小的多晶硅层，利用掺杂浓度与刻蚀速率成单调递增关系的原理，使这些多晶硅层在湿法刻蚀过程中刻蚀速率依次减小，以形成上宽下窄的类倒梯形多晶硅截面，从而在后续的栅极刻蚀过程中可以将多晶硅刻蚀干净，无需执行额外的清理步骤来去除多晶硅残留。此外，通过对掺杂浓度、反应时间的有效控制，还可保证特征线宽的均匀性。

附图说明

本发明的多晶硅刻蚀方法由以下的实施例及附图给出。

图1a～图1e是本发明具体实施例的流程图。

具体实施方式

以下将对本发明的多晶硅的刻蚀方法作进一步的详细描述。

图1a～图1e是将本发明的方法应用到与非逻辑门的制作中的一个实施例的流程图，该制作流程包括下列步骤：

首先，如图1a所示，提供一基板10，并在基板10上形成一栅氧化层20。

接着，如图1b所示，在栅氧化层20上依次淀积数层多晶硅层，于本实施例中，采用四层多晶硅，且该四层多晶硅31、32、33、34的掺杂浓度依次减小，为的是在后续的湿法刻蚀过程中获得不同的刻蚀速率。

然后，如图1c所示，在多晶硅层34表面淀积硬掩膜，并根据特征尺寸的要求刻蚀出相应的线宽。当然，根据不同的器件制造工艺，也可在多晶硅层34表面淀积其它的材料。

随后，如图1d所示，在前一步硬掩膜刻蚀的基础上，再对多晶硅层31～34进行干法刻蚀，以形成垂直的多晶硅截面。在该步骤中，特征线宽的均匀性可以得到良好的控制。

最后，采用硝酸和氢氟酸对多晶硅层31～34进行湿法刻蚀。由于刻蚀速率与多晶硅的掺杂浓度成单调递增关系，因此，多晶硅层31～34的刻蚀速率依次减小，从而形成如图1e所示的上宽下窄的类倒梯形截面。

于本发明的其它实施例中，可根据多晶硅截面侧边平整性的要求，淀积2～10层多晶硅层，层数越多，每一层的厚度越小，最终得到的多晶硅截面的侧边越平整，其形状也越接近于倒梯形。此外，由于多晶硅掺杂浓度越高、湿法刻蚀时间越长，其刻蚀速率越大、形成多晶硅截面的侧边越倾斜。因此，通过对多晶硅掺杂浓度及湿法刻蚀时间的控制，可以对多晶硅截面侧边的倾斜程度进行调整。