[发明专利]全局互连铜镂空结构的制造方法

说明书

技术领域

本发明涉及的是一种集成电路技术领域的制造方法，特别是一种全局互连铜镂空结构的制造方法。

背景技术

半导体制造技术的发展推动了具有多层互连线的集成电路的发展。对于高端集成电路，金属互连层数多达8～9层，这样金属导线间的电容、层间电容和金属导线的电阻增大，从而导致布线RC延迟的增加，限制了芯片的处理速度。为了提高芯片的速度和降低布线的RC延迟，一方面金属导线要用铜替代铝；另一方面要降低金属互连层间绝缘层的介电常数k，即要用低k绝缘层替代SiO₂层(k＝3.9～4.2)，低k绝缘层可降低绝缘层所产生的寄生电容。

当集成电路技术进步到90nm以下技术时代时，多孔低k介质(＜2.7)的采用将成为重要问题，人们对低k介质与Cu的互连集成技术研究很多，低k材料除了其低的k值可以保证获得小的互连电容外，还需要好的介电性和好的机械力学特性、与其他互连材料如Cu及势垒层材料的性质兼容、能够与IC工艺兼容(如后续的清洁、刻蚀、研磨抛光、热处理等工艺)、能够在器件特定工作条件下高可靠性地工作。多孔低k介质的机械强度往往不能满足后续工艺的需要，通孔和沟槽的刻蚀及刻蚀后的清洗问题是低k介质材料技术中的技术难点。相比低k多孔介质而言，另外一种降低互连电容的方法是在互连结构中引入气隙，即介质层和空气是分开的。

经对现有技术文献的检索发现，Z.Gabric等人于Proc.2004IEEE(international connect technology conference)(美国电气电子工程师学会2004年国际互连技术会议)第151-153页中所提出的“Air gap technology byselective Ozone/TEOS deposition”(选择性沉积Ozone/TEOS的气隙互连技术)，这种方法使相连金属间的电容比没有气隙的互连结构减小了两个数量级。然而，空气间隙形成时，金属线内壁和空气间隙间有一层SiO₂边墙，边墙太厚则使电容增加，太薄则不能有效防止金属线间形成的电迁移，因此需要优化边墙厚度，工艺复杂。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种全局互连铜镂空结构的制造方法，即将MEMS(微机电系统)技术中常用的牺牲层技术应用到铜互连结构的制造工艺中，使其全局互连导线通过牺牲层技术镂空，这种互连不但可以将电介质的介电常数大幅度降低到很低水平，而且由于实际上阻断了互连引线之间的联系通道，避免导体材料的扩散迁移。

本发明是通过如下技术方案实现的，具体包括如下步骤：

(1)掩膜电镀，形成图形化的铜柱子(即互连铜线)：首先在清洗干净的单面氧化硅衬底上光刻，再采用磁控溅射法(常规操作)沉积20nm～50nm的阻挡层，丙酮去胶，形成图形化的阻挡层；接着再溅射70nm～110nm厚度的种子层(即种子层)，光刻，在有阻挡层的上方电镀铜柱子(即铜线)去除光刻胶，干法刻蚀去除种子层(即等离子体刻蚀种子层)，形成分立的铜线图形。

(2)形成互相绝缘的分立通孔图形：在分立的铜线间填充牺牲层，研磨抛光使表面平坦化并露出铜线；溅射种子层，再光刻形成通孔图形，以光刻胶为掩膜电镀通孔，去胶；以铜为掩膜，同上用干法刻蚀去除通孔之外的种子层，形成互相绝缘的分立通孔图形。

(3)再次电镀上层铜柱子：在分立的通孔图形间再次填充牺牲层，研磨抛光至露出铜通孔，再溅射种子层，光刻形成上层沟槽，在沟槽里电镀上层铜柱子，铜柱高度与胶持平，再溅射上层保护层。

(4)形成镂空互连结构：用丙酮去光刻胶，干法刻蚀去除种子层，将浓磷酸放在水浴锅中加热到60℃～80℃，再将互连结构浸泡在浓磷酸中以去除牺牲层，形成全局互连铜镂空结构。

所述的阻挡层，是指：能阻挡金属扩散并与介质层具有较好粘结性的金属层，可选择钽(Ta)、氮化钽(TaN)或氮化钨钽(TaWN)。采用磁控溅射或化学气相沉积的方法制备。

所述的种子层，是指：磁控溅射沉积的CrCu薄膜，其中铬作为粘结层。

所述的干法刻蚀去除种子层，具体条件是：本底真空2.0*10-6mbar，工作压力0.02mbar，刻蚀气体高纯氩气，流量70sccm，功率750W。