[发明专利]全局互连铜镂空结构的制造方法无效
申请号: | 200710040469.8 | 申请日: | 2007-05-10 |
公开(公告)号: | CN101060096A | 公开(公告)日: | 2007-10-24 |
发明(设计)人: | 张丛春;杨春生;丁桂甫;刘兴刚;张楷亮 | 申请(专利权)人: | 上海交通大学 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海交达专利事务所 | 代理人: | 王锡麟;张宗明 |
地址: | 200240*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 全局 互连 镂空 结构 制造 方法 | ||
1.一种全局互连铜镂空结构的制造方法,其特征在于,包括如下步骤:
(1)掩膜电镀,形成图形化的铜柱子:首先在清洗干净的单面氧化硅衬底上光刻,再采用磁控溅射法沉积20nm~50nm的阻挡层,丙酮去胶,形成图形化的阻挡层;接着再溅射70nm~110nm厚度的种子层,光刻,在有阻挡层的上方电镀铜柱子去除光刻胶,干法刻蚀去除种子层,形成分立的铜线图形;
(2)形成互相绝缘的分立通孔图形:在分立的铜线间填充牺牲层,研磨抛光使表面平坦化并露出铜线;溅射种子层,再光刻形成通孔图形,以光刻胶为掩膜电镀通孔,去胶;以铜为掩膜,同上用干法刻蚀去除通孔之外的种子层,形成互相绝缘的分立通孔图形;
(3)再次电镀上层铜柱子:在分立的通孔图形间再次填充牺牲层,研磨抛光至露出铜通孔,再溅射种子层,光刻形成上层沟槽,在沟槽里电镀上层铜柱子,铜柱高度与胶持平,再溅射上层保护层;
(4)形成镂空互连结构:用丙酮去光刻胶,干法刻蚀去除种子层,去除牺牲层,形成全局互连铜镂空结构。
2.如权利要求1所述的全局互连铜镂空结构的制造方法,其特征是,所述的阻挡层,是指:能阻挡金属扩散并与介质层具有较好粘结性的金属层。
3.如权利要求1所述的全局互连铜镂空结构的制造方法,其特征是,所述的阻挡层为可选择钽(Ta)、氮化钽(TaN)或氮化钨钽(TaWN)。
4.如权利要求1所述的全局互连铜镂空结构的制造方法,其特征是,所述的种子层,是指:磁控溅射沉积的CrCu薄膜,其中铬作为粘结层。
5.如权利要求1所述的全局互连铜镂空结构的制造方法,其特征是,所述的干法刻蚀去除种子层,具体条件是:本底真空2.0×10-6mbar,工作压力0.02mbar,刻蚀气体高纯氩气,流量70sccm,功率750W。
6.如权利要求1所述的全局互连铜镂空结构的制造方法,其特征是,所述的填充牺牲层,若牺牲层是磁控溅射的氧化铝薄膜,则溅射氧化铝条件为:本底真空2.0×10-4Pa,溅射气压2.67Pa,功率4KW;若牺牲层是聚酰亚胺,则是通过旋涂填充,具体条件是:从室温缓慢升温到90℃,保温1h,再0.5h升到130℃,保温0.5h,最后1h升到150℃,保温1h。
7.如权利要求1或6所述的全局互连铜镂空结构的制造方法,其特征是,所述的填充牺牲层,其牺牲层是指:磁控溅射的氧化铝薄膜或旋涂的聚酰亚胺层。
8.如权利要求1所述的全局互连铜镂空结构的制造方法,其特征是,所述的溅射上层保护层,其溅射条件为:本底真空5×10-5Pa,流量30sccm,功率100W。
9.如权利要求1或8所述的全局互连铜镂空结构的制造方法,其特征是,所述的上层保护层,其材料是磁控溅射的钨。
10.如权利要求1所述的全局互连铜镂空结构的制造方法,其特征是,所述的去除牺牲层,是指:若牺牲层是氧化铝时,采用水浴加热浓磷酸去除牺牲层;牺牲层是聚酰亚胺时,采用温热的稀氢氧化钠溶液去除牺牲层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海交通大学,未经上海交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710040469.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:新型路面材料强度测试仪
- 下一篇:凸版印前制作工艺的改进方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造