[发明专利]图形化方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种图形化方法。

背景技术

图形化工艺是一种用于半导体组件的制作中常见的工艺或技术。通常一个半导体衬底会被涂上一层光敏材料(light-sensitive material)，如一光刻胶层；然后使用一个图形化掩模版，将半导体衬底暴露于射线下而显露一种光化学效应(photochemical effect)于光刻胶层上，以产生印于光刻胶层上的一种光刻胶层图案。

由于光学近邻效应(OPE，optical proximity effect)而使光刻胶层图案的大小与形状可能与掩模版的图案不同。所谓的光学邻近效应，是指在曝光工艺时因光源经照射掩模版图案后，反射、折射或绕射等效应而使光刻胶层中曝光剂量分配不均，造成显影后线路图案的失真。过度的圆角(excessivelyrounded corner)一般会导致如线收缩(line shortening)的问题，而使光阻图案的长度被缩短。此外，过度的圆角会使控制光刻层图案的关键尺寸(criticaldimension)变得困难比如MOS晶体管的栅极长度，导致半导体组件的品质和良率恶化。

而缩减过度的圆角的一种方案可采用光学邻近校正(optical proximitycorrection，OPC)或一种反光学邻近效应。这种光学邻近校正是在印于掩模版上的光刻胶层图案被变形处提供，并且在与图案曲率(curvature)相反的方向提供一种预先变形(predistortion)。然而，虽然利用光学邻近校正可缩减过度的圆角，但是形成的图案尤其是对于具有相交叉矩形线条仍旧不能理想地形成想要的形状。

图1A至1C是现有的一种图形化结构示意图。图1A为原始的布局图形101，亦即一待转移的布局图形101，包括四个相互平行的横矩形线条101a、101b、101c、101d以及一个竖矩形线条101e，其中所述横矩形线条101a、101b和101c位于竖矩形线条101e的一侧，横矩形线条101b位于横矩形线条101a和101c中间；所述横矩形线条101d位于矩形线条101e的另一侧。所述横矩形线条101a与竖矩形线条101e的顶端相交叉，成角θ1；所述横矩形线条101b与竖矩形线条101e相交叉，成内、外角分别为θ2和θ3；所述横矩形线条101c与竖矩形线条101e相交叉，成内、外角分别为θ4和θ5；所述横矩形线条101d与竖矩形线条101e另一顶端相交叉，成内角为θ6。所述θ1、θ2、θ3、θ4、θ5以及θ6均为直角，即90°。所述横矩形线条101a、101b、101c及竖矩形线条101e的最小尺寸为小于或者等于130nm。

图1B是对原始布局图形采用现有的光学临近修正后的布局图形。可以看出在横矩形线条101a、101b、101c及101d的自由端分别加上锤形102a、102b、102c及102d；在竖矩形线条101e与横矩形线条101a、101b、101c及101d外相交叉处分别加上辅助图形102i、102j、102k、102m进行加宽；在竖矩形线条101e与横矩形线条101a、101b、101c及101d内相交叉处分别加上辅助图形102e、102f、102g、102h进行变窄，以减轻圆角化。

图1C是半导体衬底上的光刻胶层200上的转移的布局图形201(实线)以及原始的布局图形101(虚线)。转移的布局图形201的横矩形线条201a、201b、201c、201d及竖矩形线条201e与原始的布局图形101的横矩形线条101a、101b、101c、101d及竖矩形线条101e相对应。可以看出，虽然对原始布局图形采用光学邻近校正过，但是由于光学临近效应造成的圆角化仍然较严重，横矩形线条101a、101b及101c尺寸极不均匀，就横矩形线条101b来说，其最大尺寸如图中所标Lmax和最小尺寸Lmin之间最大相差可达50nm。如此之大的尺寸差距造成器件性能不稳定，如果横矩形线条101b为多晶硅栅，由于圆角化，栅长度尺寸不均匀，从而导致阈值电压不稳定，器件容易失效。

发明内容

本发明解决的问题是在现有图形化方法中，采用现有的光学邻近校正(Optical Proximity Correction，OPC)无法把由于光学邻近效应(OpticalProximity Effect，OPE)导致的交叉矩形线条间形成的圆角(corner rounding)缩减，导致线型图形的尺寸不均匀，影响器件的性能。