[发明专利]一种可减小N型掺杂栅极电阻的栅极侧墙制作方法无效
| 申请号： | 200710037150.X | 申请日： | 2007-02-06 |
| 公开（公告）号： | CN101241852A | 公开（公告）日： | 2008-08-13 |
| 发明（设计）人： | 贾宬;吴俊雄;范生辉 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/311;H01L21/335 |
| 代理公司： | 上海智信专利代理有限公司 | 代理人： | 王洁 |
| 地址： | 2012*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 减小 掺杂 栅极 电阻 制作方法 | ||
1. 一种可减小N型掺杂栅极电阻的栅极侧墙制作方法，该方法首先在已生成有多晶硅栅极和有源区的晶圆上制作一绝缘介质层，然后对该绝缘介质层进行干法刻蚀来形成侧墙图形，最后再对该绝缘介质层进行湿法刻蚀来形成栅极侧墙，其特征在于，在对该绝缘介质层进行湿法刻蚀形成栅极侧墙时，该湿法刻蚀使多晶硅栅极和有源区顶端的绝缘介质层的厚度减小到10埃以下。
2. 如权利要求1所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该绝缘介质层从下至上依次包括第一二氧化硅层、氮化硅层以及第二二氧化硅层。
3. 如权利要求2所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该第一二氧化硅层的厚度为150埃。
4. 如权利要求2所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该氮化硅层的厚度为300埃。
5. 如权利要求2所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该第二二氧化硅层的厚度范围为600至1000埃。
6. 如权利要求1所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，该湿法刻蚀通过氢氟酸溶液来实现。
7. 如权利要求6所述的可减小N型掺杂栅极电阻的栅极侧墙制作方法，其特征在于，通过提高氢氟酸溶液的浓度或延长刻蚀时间来减小多晶硅栅极和有源区顶端的绝缘介质层的厚度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710037150.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
