[发明专利]一种芯片数据输出信号的保护方法及其电路

说明书

技术领域

本发明涉及一种嵌入式芯片接口，尤其涉及一种接口数据输出信号保护方法及其电路。

背景技术

很多嵌入式SOC(System On Chip)都内嵌FLASH闪存，以减少芯片管脚，JTAG接口是通用的调试接口，每个SOC都必须保留，通过JTAG接口，既可以向内嵌FLASH闪存中写数据，也可以读出数据，所以无法保护代码。现有技术常采用一种熔丝技术方法，代码烧录到FLASH闪存后，用熔丝技术把JTAG接口信号的连接在芯片内部熔断，这种方法从源头上解决了代码保护的问题，但熔丝工艺属于特殊工艺，导致芯片成本提高，生产困难等问题。

发明内容

本发明的目的在于克服现有技术之不足，提供一种在芯片内部增加少量电路的方法，在芯片调试阶段芯片内部数据正常输出，芯片调试完成后，形成最终产品时，使用程序彻底阻止数据输出，从而实现芯片内部代码保护。

本发明的上述目的由以下技术方案实现：

芯片内部的数据输出信号TDO’经选通电路由芯片的输出接口的数据输出引脚线TDO输出，该选通电路的控制端S受控于控制逻辑电路，其控制方法是：

在芯片的系统设计调试阶段：控制逻辑电路中的延时电路在芯片内部复位信号RESET作用下，产生至少一个芯片内部CPU指令周期时间长度的延时信号作用于选通电路的控制端S，禁止选通电路输出数据信号，控制逻辑电路中的控制输出寄存器输出缺省值，在延时电路产生的延时信号之后，允许选通电路输出数据信号，以便于调试系统之用。

芯片系统正常工作阶段：控制逻辑电路中的控制输出寄存器接受芯片内部CPU的写入数据指令，在延时电路延时信号有效期内，执行写入数据指令通过CPU端口对控制输出寄存器置数，控制输出寄存器输出作用于选通电路的控制端S，禁止选通电路输出数据信号，以防止代码外泄，实现对数据输出的保护。

根据不同的场合需要保护的数据输出线可以是一条或者多条。芯片内部复位信号RESET，一般可以由接口外加复位信号NTRST或者由系统加电产生。控制逻辑电路由延时电路和控制输出寄存器组成：延时电路可以由计数器组成，计数器的计数时钟为芯片内部系统时钟信号CLK，计数器在芯片离开复位状态后开始计数，计数个数至少为一个CPU指令周期对应系统时钟信号CLK的个数，计数满输出信号作用于所述的选通电路的控制端S。延时电路还可以由其他电路组成，如移位寄存器、RC积分电路等。控制输出寄存器可以为一位的寄存器或者触发器等具有CPU可控的记忆单元电路。选通电路可以为数据选择器、数据分配器或者开关电路等，其具有一个数据输入端TDO’、一个数据输出端TDO和一个控制端S。

与现有技术相比，本发明的优点及效果是提供一种可以使用通用的集成电路工艺，无特殊工艺要求，成本低廉，能够有效保护芯片数据输出信号的方法及其电路。在一般芯片接口电路内部，增加一个保护单元电路，采用电路加程序指令的方法，控制芯片数据输出信号。

芯片内部的数据输出信号TDO’的输出受控于控制逻辑电路，控制逻辑电路中的延时电路在芯片内部复位信号RESET作用下，产生延时信号，禁止选通电路输出数据信号，在芯片的系统设计调试阶段，控制逻辑电路中的控制输出寄存器输出缺省值，对数据输出信号TDO’的输出控制不起作用；芯片系统正常工作阶段，控制逻辑电路中的控制输出寄存器接受芯片内部CPU的写入数据指令，延时电路延时信号有效期内，执行写入数据指令通过CPU端口对控制输出寄存器置数，控制输出寄存器输出作用于选通电路的控制端S，禁止选通电路输出数据信号。

附图说明

图1是本发明芯片的内部结构框图；

图2是本发明的电路原理图；

图3是本发明的实施例电路图。

具体实施方式

下面以JTAG接口为例结合附图与具体实施方式对本发明作进一步详细描述。

图2为图1中保护单元电路，图3为图2的一个具体实施例。

JTAG接口主要有5根信号线，分别为：测试时钟输入TCK，测试数据输入TDI，测试数据输出TDO，测试模式选择TMS，测试复位TRST。其中TDO是芯片的数据输出信号，只要控制该信号，就可以防止芯片内部信息被读出。最终产品中的芯片启动后，第一条指令即修改控制输出寄存器REG，使JTAG接口的测试数据输出TDO输出无效，从而达到了保护芯片代码的目的。

具体实现方法是：