[发明专利]一种芯片数据输出信号的保护方法及其电路

权利要求书

1、一种芯片数据输出信号的保护方法，其特征是芯片内部的至少一条数据输出信号(TDO’)经选通电路由芯片的输出接口的数据输出引脚线(TDO)输出，该选通电路的控制端(S)受控于控制逻辑电路，其控制方法是：

系统设计调试阶段：控制逻辑电路中的延时电路在芯片内部复位信号(RESET)作用下，产生至少一个芯片内部CPU指令周期时间长度的延时信号，其作用于选通电路的控制端(S)，禁止选通电路输出数据信号，控制逻辑电路中的控制输出寄存器输出缺省值，在所述延时电路产生的延时信号之后，控制选通电路输出数据信号；

系统正常工作阶段：控制逻辑电路中的控制输出寄存器接受芯片内部CPU的写入数据指令，在所述的延时电路延时信号有效期内，执行写入数据指令通过CPU端口对所述的控制输出寄存器置数，其输出作用于选通电路的控制端(S)，在所述延时电路产生的延时信号之后，禁止选通电路输出数据信号。

2、根据权利要求1所述的芯片数据输出信号的保护方法，其特征是所述的芯片内部有一条数据输出信号(TDO’)，其为芯片的JTAG调试接口测试数据输出信号，所述的芯片的输出接口的数据输出引脚线(TDO)为芯片的JTAG调试接口的测试数据输出引脚线，所述的芯片内部复位信号(RESET)，可以由JTAG调试接口的测试复位信号(NTRST)或者由系统加电产生。

3、一种根据权利要求1所述方法的电路，其特征是芯片内部的至少有一条数据输出信号(TDO’)经选通电路由芯片的输出接口的数据输出引脚线(TDO)输出，该选通电路的控制端(S)受控于控制逻辑电路，所述的控制逻辑电路由延时电路和控制输出寄存器组成：

所述的延时电路接有芯片内部复位信号(RESET)，在芯片离开复位状态后，输出产生至少一个芯片内部CPU指令周期时间长度的延时信号，其输出到选通电路的控制端(S)，禁止选通电路输出数据信号；

所述的控制输出寄存器设有接受芯片内部CPU的写入数据指令的端口，其输出端与所述的延时电路输出端共同作用于选通电路的控制端(S)；

芯片复位后，所述的控制逻辑电路中的控制输出寄存器输出缺省值，在所述延时电路产生的延时信号之后，控制选通电路输出数据信号；CPU执行写入数据指令对所述的控制输出寄存器置数，在所述延时电路产生的延时信号之后，禁止选通电路输出数据信号。

4、根据权利要求3所述的芯片数据输出信号保护电路，其特征是所述的芯片内部有一条数据输出信号(TDO’)，所述的芯片输出接口为JTAG调试接口，所述的选通电路的输出为JTAG调试接口的测试数据输出引脚(TDO)，所述的芯片内部复位信号(RESET)，可以由JTAG调试接口的测试复位信号(NTRST)或者由系统加电产生。

5、根据权利要求3或4所述的芯片数据输出信号的保护电路，其特征是所述的延时电路由计数器组成，所述计数器的计数时钟为芯片内部系统时钟信号(CLK)，所述计数器在芯片离开复位状态后开始计数，计数个数至少为一个CPU指令周期对应系统时钟信号(CLK)的个数，计数满输出信号输出到所述的选通电路的控制端(S)。

6、根据权利要求3或4所述的芯片数据输出信号的保护电路，其特征是，所述的选通电路为数据选择器或者数据分配器或者开关电路，其具有一个数据输入端(TDO’)、一个数据输出端(TDO)和一个控制端(S)。

7、根据权利要求3或4所述的芯片数据输出信号的保护电路，其特征是，所述的控制输出寄存器为一位的寄存器或者触发器。