[发明专利]半导体装置的制造方法

说明书

技术领域

本发明涉及半导体技术，特别涉及一种可以减少晶片损坏的制程，其在研磨晶片之前裁减晶片的斜面(bevel)边缘。

背景技术

现行的互补型金属氧化物半导体(complementary metal oxidesemiconductor；CMOS)或电荷耦合装置(charged coupled device；CCD)的影像传感器使用传统的正面感光技术来提取影像。然而正面感光技术在操作上有很重大的限制，例如低填满率(fill factor；单一像素中可吸收光的面积对整个像素的比例)、低敏感度(sensitivity)、以及受限的光谱响应(spectral response)等等，其原因是该装置的金属电路结构形成于像素区中的芯片的正面，而遮蔽了部分的像素区，因而减少了到达该像素有效区的光子。

为了解决上述问题，特别在例如系统整合芯片(system-on-chip；SOC)、四个晶体管(four transistor；4T)电路的应用方面，再加上为了使像素的大小小于1.7μm×1.7μm，就发展出背面感光式(back-side illuminated；BSI)的影像提取装置。背面感光技术的好处在于光子可由像素区的背面收集，由于此处不会受到位于正面的电路的遮蔽，而可以增加像素的有效面积。

背面感光式装置的部分制程包含将CMOS晶片连接至硅或玻璃的承载基板。完成上述连接制程之后，以例如研磨、抛光、及/或蚀刻的技术，将晶片薄化为数微米的厚度。在上述“薄化”的制程或传送的过程中，很容易发生晶片的破片，因此会降低晶片的优良率，并难以达成CMOS背面感光式装置的制程(包含微透镜与彩色滤光片的制造)的商业惯例(commercialpractice)。发生上述破片问题的根本原因，一般相信是晶片的外缘或圆周附近与承载基板之间的接合不佳所造成。由于上述边缘附近的接合不佳，该晶片无法得到足够的支撑(来自承载基板)以抵抗来自研磨或传送(handling)过程中的应力，而使接合不佳的边缘区发生破裂。

除了晶片破片所造成的损失之外，在晶片破片时也产生了许多的微尘粒子。上述微尘粒子会损坏位于晶片其它部分的装置，而且，若是在制程中未将其有效移除时，上述微尘粒子会以例如刮伤等形式，在后续的制程中对其他未发生破片的晶片造成损坏，而造成更大的制程损失。

因此，我们需要制程方面的改善，能在背面感光式装置的制程中的研磨、抛光、或蚀刻的步骤中，减少或消除因该步骤所造成晶片破片的问题，而能改善背面感光式CMOS晶片的制程优良率，而使其后的微透镜与彩色滤光器的制程能够达成商业惯例。

发明内容

有鉴于此，本发明提供一种半导体装置的制造方法，包含：提供一半导体晶片，其具有一正面与一背面，在上述正面具有多个置于其上的电路元件，上述半导体晶片还具有一厚度，其圆周具有一斜面(bevel)区；施以一裁切步骤，沿上述半导体晶片的圆周作裁切，以消除至少一部分的上述斜面区；提供一承载基板；施以一连接步骤，将上述承载基板连接至上述半导体晶片的上述正面；以及在上述半导体晶片的上述背面的至少一部分，缩减上述半导体晶片的厚度。

本发明又提供一种半导体装置的制造方法，适用于背面感光的互补型金属氧化物半导体(complementary metal-oxide-semiconductor；CMOS)装置的制造，包含：提供一CMOS晶片，其具有一正面与一背面，在上述正面具有多个CMOS电路元件置于其上，上述CMOS晶片还具有一厚度，其圆周具有一斜面区；提供一承载基板；施以一连接步骤，将上述承载基板连接至上述CMOS晶片的上述正面；施以一裁切步骤，沿上述CMOS晶片的圆周作裁切，以消除至少一部分的上述斜面区；以及在上述半导体晶片的上述背面的至少一部分，缩减上述半导体晶片的厚度。

上述的半导体装置的制造方法，其中所述裁切步骤是在围绕所述CMOS晶片的圆周的环状区内，缩减所述CMOS晶片的厚度。

上述的半导体装置的制造方法，其中所述CMOS晶片的直径不大于8英寸；以及将所述CMOS晶片的厚度缩减至不大于50μm。

上述的半导体装置的制造方法，其中所述CMOS晶片的直径不大于12英寸；以及将所述CMOS晶片的厚度缩减至不大于100μm。

上述的半导体装置的制造方法，其中所述连接步骤中，还包含在所述CMOS晶片与所述承载基板之间使用一中间连接材料。

上述的半导体装置的制造方法，其中所述裁切步骤中是以一裁切刀执行多次裁切的操作，以增加所述CMOS晶片的移除量。