[发明专利]共用型基板以及使用该共用型基板的半导体装置

说明书

技术领域

本发明涉及一种基板，特别是涉及一种共用型基板(universal substrate)以及使用该共用型基板的半导体装置。

背景技术

在半导体装置中，例如半导体封装构造或卡片(Card)式半导体装置，其是利用一基板作为晶片的焊垫的内部电性连接。基板是设有复数个外连接垫，可直接作为外接脚位或是接合外接端子，如锡球或是金属针。就一规格品而言，基板的外连接垫的位置与电性功能必须是不可变动。然而，即便是同一功能的半导体晶片，焊垫排列顺序依晶圆制造与设计不同仍会有所不同。故，每当晶片的焊垫排列顺序产生改变，导致原有的基板无法适用，必须另外设计或更换一具有对应线路图案的基板，导致基板的种类增加。此外，基板制造的前置时间(lead time)亦加长。

请参阅图1所示，一种半导体装置，如记忆卡，主要包含一基板100、一晶片10、复数个焊线30与一封胶体40。配合参照图2，该基板100是包含复数个内连接垫111、112与113、复数个外连接垫121、122与123、复数个线路130以及复数个电性贯通孔140。这些内连接垫111、112与113是设置于该基板100的上表面101，这些外连接垫121、122与123是设置于该基板100的下表面102。这些线路130与这些电性贯通孔140是连接这些内连接垫111、112与113至对应的这些外连接垫121、122与123。该晶片10是设置于该基板100的该上表面101，该晶片10是具有复数个焊垫，依图2所示其由上往下排列顺序为CP1、CP2与CP3。利用复数个焊线30分别电性连接这些焊垫CP1、CP2与CP3至这些内连接垫111、112与113。一封胶体40是形成于该基板100的该上表面101，用以密封该晶片10与这些焊线30。

如图2所示，这些内连接垫111、112与113是区分为第一内连接垫111、第二内连接垫112与第三内连接垫113，这些外连接垫121、122与123是区分为第一外连接垫121、第二外连接垫122与第三外连接垫123，其中这些焊垫CP1、CP2与CP3的排列顺序为第一焊垫CP1、第二焊垫CP2以及第三焊垫CP3。请再参阅图2所示，第一焊垫CP1是利用该焊线30连接该第一内连接垫111，再借由该线路130连接至该第一外连接垫121。同样地，该第二焊垫CP2是经由该第二内连接垫112连接至该第二外连接垫122；该第三焊垫CP3是经由该第三内连接垫113连接至该第三外连接垫123。

请参阅图3所示，当另一晶片20具有不同的焊垫排列顺序时，由上往下排列顺序为第二焊垫CP2、第三焊垫CP3与第一焊垫CP1，遵循产品脚位相同的要求，第一焊垫CP1仍须电性连接至基板相同位置的第一外连接垫，第二焊垫CP2仍须电性连接至基板相同位置的第二外连接垫，第三焊垫CP3仍须电性连接至基板相同位置的第三外连接垫。此时，原有的基板100无法延用，必须设计另一种现有习知非共用型基板200，包含复数个内连接垫211、212与213、复数个外连接垫221、222与223、复数个线路230以及复数个电性贯通孔240。依晶片焊垫的排列顺序不相同，该非共用型基板200的内部线路布局则与上述非共用型基板100的内部线路布局不相同，即第一外连接垫221是电性连接至第三内接垫213，第二外连接垫222是电性连接至第一内接垫211，第三外连接垫223是电性连接至第二内接垫212。当复数个焊线30形成，电性连接该第三内接垫213与第一焊垫CP1、电性连接该第一内接垫211与第二焊垫CP2、与电性连接该第二内接垫212与第三焊垫CP3。故必须利用基板的内部线路图案的变化，使得第一外连接垫221最终仍可电性连接至该晶片20的第一焊垫CP1、第二外连接垫222最终仍可电性连接至该晶片20的第二焊垫CP2、第三外连接垫223最终仍可电性连接至该晶片20的第三焊垫CP3。因此，每当遇有晶片的焊垫排列顺序产生改变时，在封装时则须更换或制作另一种线路图案的基板，其将导致基板物料种类增加，并且基板制造的前置时间大幅拉长，不利于样品制作与小量生产。

由此可见，上述现有的基板在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的共用型基板以及使用该共用型基板的半导体装置，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。