[发明专利]具天线导体的集成电路装置及其制造方法

说明书

技术领域

本发明是关于一种集成电路装置及其制造方法，尤其关于具天线导体的集成电路装置。

背景技术

图1A显示公知具天线导体的电子装置10，其包含电路板11、天线导体12及IC芯片13；天线导体12及IC芯片13是直接设置在电路板11上，并藉由焊线14相互连结。图1B显示另一种与图1A相似的公知电子装置10’，其天线导体12也是直接设置在电路板11上，而IC芯片15则是利用凸块16以倒装芯片方式与天线导体12连结。上述IC芯片13及15通常是已完成封装的芯片。换言之，公知的天线导体12是先设置在电路板11上，当IC芯片13或15进行表面粘装(Surface Mounting)时才一颗一颗地与天线导体连结。上述的技术缺点在于，将天线导体12设置在电路板11上会占据较大空间而阻碍电子产品整体体积的缩小。而且IC芯片13及15需一颗一颗地与天线导体12连结，这也会使后段组装的复杂度增加。

继上述电子装置10与10’，为了更节省空间，又发展出另一种如图2所示的电子装置20。电子装置20是以半导体薄膜工艺直接将天线导体22制作在IC芯片23表面上并以传统的半导体工艺进行封装，须耗费相当高的成本。况且，相对电路板11，IC芯片的表面积很小，所以其表面上所形成的天线也只能作短距离传输。图2所示的电子装置20如果还要外加天线以求更远的传输距离，一般的作法会回到如图1A及图1B的传统方式，将此外加天线先设置在电路板11上，然后又必须再将封装好的IC芯片23一颗一颗地与此外加天线连结，所以之前所述的缺点又会再度产生。

因此，需要一种新颖的作法与结构来改善公知技术所产生的问题。

发明内容

本发明是提供一种晶片级封装具天线导体集成电路装置的方法。所谓晶片级封装是指，例如一片晶片上有30K颗芯片，先以一片晶片为单位将这30K颗芯片同时完成封装，然后再进行芯片切刻。本发明具天线导体集成电路装置的制作是将网板印刷方式整合于晶片级封装工艺中，故相较于公知技术更具有生产效率高的优点。

本发明更采用网版印刷方式将金属凸块或天线导体制作于芯片表面上方，具有工艺简单成本降低的优点。

此外，本发明更进一步提出具多层天线导体结构的集成电路装置，使天线导体的长度不会仅局限于单一芯片的有限表面积。

于一实施例，本发明提供一种天线导体的集成电路装置的制造方法，其步骤包含：提供具有多个集成电路元件的一晶片；形成一第一天线导体于每个集成电路元件的表面上；以网版印刷方式形成多个金属凸块于该第一天线导体上方；涂布一绝缘层，以封装该多个集成电路元件，该绝缘层覆盖该多个金属凸块；移除该绝缘层的一部分以露出每个金属凸块的顶部；及以网版印刷方式形成一第二天线导体于该绝缘层上方。

于另一实施例，本发明提供另一种具天线导体的集成电路的制造方法，其步骤包含：提供具有多个集成电路元件的一晶片，每个集成电路元件的表面具有一电极及一介电层，该电极嵌设在该介电层中；形成一天线导体于该表面上，该天线导体具有一第一端及一第二端；以网版印刷方式形成多个金属凸块分别设置于该第一端及该第二端上方；涂布一绝缘层，以封装该多个集成电路元件，该绝缘层覆盖该多个金属凸块；及移除该绝缘层的一部分以露出每个金属凸块的顶部。

附图说明

图1A、图1B及图2是显示公知的具天线导体的电子装置；

图3A至9A是以上视图显示本发明具天线导体的集成电路装置的制造过程；

图3B至9B是以剖面图显示本发明具天线导体的集成电路装置的制造过程。

【主要附图标记说明】

10，10’，20电子装置    11电路板

12、22天线导体          13、15、23IC芯片

14焊线                  16凸块

30晶片                  31集成电路元件

32介电层                33第一电极

34第二电极              40第一图案化导体层

41第一天线导体          42第一导电接点

43，44，83，84端点      43a，33a，42a，34a介面

50金属凸块              60绝缘层

80第二图案化导体层      81第二天线导体

82第二导电接点          90保护层

91集成电路芯片

具体实施方式