[发明专利]芯片封装基板及其封装结构

说明书

技术领域

本发明关于一种半导体芯片封装架构，特别关于一种将部分用于表面黏着技术中的焊线区移至芯片承载区下方，可大幅减少封装体面积的封装基板及其封装结构。

背景技术

芯片封装是在建立IC元件的保护与组织架构，其目的主要是提供芯片承载与架构保护的功能，以防止在取置的过程中外力或其它物理性质的破坏和化学性质的侵蚀、确保能量的传递路径与芯片的信号分布、避免信号延迟的产生而影响系统运作及提供散热的途径。由于目前各种高效能的电子产品不断推陈出新，且产品的外型设计均走向小且薄的趋势，例如网络通讯产品(mobile phone，PHS，GPS)、信息产品(PDA，携带式信息家电(IA，InformationAppliance)，电子书)、消费性电子产品(电子字典，掌上型电子游戏机，股票机，读卡机)、甚至化学医疗产品或汽车电子工业都朝向体积小的系统。因此电子封装的技术也须随之朝轻、薄、短、小的方向发展。

就芯片封装的技术而言，每一颗由晶片切割所形成的裸片(die，台湾称为裸晶片)，例如以导线接合(wire bonding)或覆晶接合(flip chip bonding)等模式配置于一承载具(carrier)的表面，其中承载具例如导线架(lead frame)或基板(substrate)，而芯片的有源表面(active surface)则具有多个接合焊垫(pad)使得芯片得以通过承载具的传输线路及接点而与外部的电子装置形成电性连通。之后，再形成一封胶材料将芯片及导线加以包覆，如此即完成一芯片封装架构。

参照图1，为目前以导线架为封装基材的芯片封装的结构示意图。一芯片承载具，例如导线架，为一金属板经过光刻胶涂布后藉光刻刻蚀工艺所定义出其上的图案化金属线路110，于图案化线路上可进行表面处理形成金属表面处理层(图上未示)，例如镀锡、银或镍金层。图案化金属线路110上包含金属座(die paddle)120，于金属座120上依序设置黏着层130与芯片140。芯片140通过复数条导线142电性连接至图案化金属线路110上。之后，再覆以一塑封材料(molding compound)144将芯片140、导线142与图案化金属线路110包覆于其内。暴露于塑封材料144外的图案化金属线路110表面则可进行一表面处理程序，形成一金属表面处理层150，如镀锡、银或镍金层。由上述结构所塑封完成的封装成品，由其二维平面之上向下俯视，其构造为图案化线路外露于芯片承载垫之外，并间隔着芯片通过导线电性连接至图案化线路的间距。

虽然传统利用金属导线架进行芯片安装及打线的封装工艺具有价格低廉及散热良好的优点，而以多层压合板辅以其底部呈阵列式排列的锡球作为引脚，具有在相同尺寸面积下，引脚数可以变多封装面积可较为缩小的优点。但因现今的电子零件皆朝向制作体积小、高密度发展，因此传统以导线架与多层压合板为基材进行芯片安装，受限于其基材的组成使整体封装的体积在缩小化的过程仍有其限制。

发明内容

为了解决上述问题，本发明目的之一在于提供一种半导体芯片封装基板及其封装结构，于其芯片封装结构中，运用芯片承载区下的空间，使金属线路的焊线区部分内缩于芯片承载区下，大幅减少封装体面积，使其逼近晶片芯片尺寸封装(wafer level package)的面积，通过缩短芯片上电性接点至焊线垫的间距，以达到晶片封装薄小化的目的。

本发明的另一目的在于提供一种半导体芯片封装基板及其封装结构，依照现有的压合基板(laminate substrate)的封装流程制作，可于同一批流程中获得较多的单位封装产出量，并节省制作成本。

本发明的另一目的在于提供一种半导体芯片封装基板及其封装结构，于其芯片封装结构中，运用芯片承载区下的空间，使金属线路的焊线区部分内缩于芯片承载区下且凸出于封装体，于其后第二层级电子封装时可增加凸块型(bump type)表面黏着技术的信赖度。

本发明的另一目的在于提供一半导体芯片封装基板及其封装结构，于其芯片封装工艺中，用于制造芯片基板的衬底可回收重复使用，大幅降低制造成本。

为了达到上述目的，本发明一实施例的芯片封装基板包括：复数个导电连接垫，彼此间隔地设置，其中两两导电连接垫间的一距离小于一芯片承载区；一绝缘层，其中绝缘层有一下表面接触于导电连接垫的一上表面，并暴露出导电连接垫的部分的上表面，其中绝缘层与导电连接垫构成至少一凹穴；以及一导电焊垫，设置于导电连接垫外露的上表面上。