[发明专利]可重复堆叠的封装体

说明书

技术领域

本发明涉及一种堆叠式芯片封装结构，特别是一种利用覆晶(flipchip)方式堆叠的可重复堆叠的封装体。

背景技术

半导体科技随着计算机与网络通讯等产品功能急速提升，必需具备多元化、可移植性与轻薄微小化的需求，使芯片封装业必须朝高功率、高密度、轻、薄与微小化等高精密度制程发展。

随着微小化以及高运作速度需求的增加，多芯片封装构装在许多电子装置越来越常见。多芯片构造可通过将两个或两个以上的芯片组合在单一封装结构中，来使系统运作速度的限制最小化。常见的多芯片封装结构为并列式(side-by-side)，其将两个或以上的芯片彼此并排安装于同一基板上。芯片与基板上的线路一般通过打线方式(wire bonding)来完成。然而并排式多芯片封装结构的缺点为封装效率太低，因为基板的面积会随着芯片数目增加而增加。

立体式封装目前大致有两种方式，分别是封装上封装(Package onPackage，PoP)以及封装内封装(Package in Package，PiP)。PoP是一种很典型的3D封装，将两个独立封装完成的封装体以制程技术加以堆叠。而PiP则是将一个单独且未上锡球的封装体通过一个间隙壁(spacer)叠至芯片上，再一起进行封胶的封装。其中，PoP通过独立的两个封装体经封装与测试后再以表面黏着方式叠合，可减少制程风险，进而提高产品良率。

图1A、图1B与图1C所示为现有PoP制作的流程剖面示意图，如图1A与图1B所示，第一封装体10与第二封装体20于其载板11与载板21下设置有多个焊球13与焊球23。封胶体12与封胶体22分别设置于载板11与载板21上，且封胶体12与封胶体22内分别具有芯片(图上未示)包覆于其内。第一封装体10与第二封装体20利用表面黏着技术将焊球13对准焊垫24上下熔接第一封装体10与第二封装体20。其中，第一封装体10的焊球13与第二封装体20的焊垫24可能会有对位问题。另外，在加热过程中，因不同材料间的热膨胀系数不同所引起的翘曲(Warpage)现象、连接不良更可能导致爆板(popcorn)现象。

发明内容

本发明目的之一是克服现有技术的不足与缺陷，提出一种可重复堆叠的封装体，利用覆晶方式堆叠各封装体，可减少引线的使用，并加快传输速度。

本发明目的之一是提出一种可重复堆叠的封装体，利用减少引线的使用以减少打线制程所需空间，因此可大幅减少封装厚度。

本发明目的之一是提出一种可重复堆叠的封装体，利用封装胶体保护基板周缘处以避免堆叠制程时基板翘曲(Warpage)问题。

本发明目的之一是提出一种可重复堆叠的封装体，除解决基板翘曲问题外，更可因此避免爆板的情况发生。

为了达到上述目的，本发明提供一种可重复堆叠的封装体，包括：一基板，具有一第一表面及一第二表面，并于第一表面上定义出一芯片承载区，其中多个第一焊垫设置于基板的第二表面上；一芯片，设置于基板上并暴露出一主动面，其中主动面与基板电性连接；多个第二焊垫，设置于芯片的主动面上；以及一封装胶体，设置于基板的第一表面上用以覆盖部分芯片，其中封装胶体于主动面上构成一凹槽并暴露出主动面上的第二焊垫；其中可重复堆叠的封装体的第二焊垫相对应于另一可重复堆叠的封装体的第一焊垫，而可于第二焊垫与相对应的第一焊垫之间设置多个导电球以叠置可重复堆叠的封装体。

为了达到上述目的，本发明还提供一种可重复堆叠的封装体，包含：一基板，具有一第一表面及一第二表面，并于第一表面上定义出一芯片承载区，其中多个第一焊垫设置于基板的第二表面上；一第一芯片，设置于基板上，并与基板电性连接；一第二芯片，设置于第一芯片上，并暴露出一主动面，其中主动面与第一芯片电性连接；多个第二焊垫，设置于第二芯片的主动面上；以及一封装胶体，设置于基板的第一表面上用以覆盖部分第一芯片及第二芯片，其中封装胶体于主动面上构成一凹槽并暴露出主动面上的第二焊垫；其中可重复堆叠的封装体的第二焊垫相对应于另一可重复堆叠的封装体的第一焊垫，而可于第二焊垫与相对应的第一焊垫之间设置多个导电球以叠置可重复堆叠的封装体。

以下通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1A、图1B及图1C为现有多芯片堆叠封装结构剖视图；

图2A及图2B所示为根据本发明可重复堆叠的封装体第一实施例的结构剖视图及其堆叠示意图；