[发明专利]散热型半导体封装件

说明书

技术领域

本发明涉及一种半导体封装件，尤指一种整合有散热结构的半导体封装件。

背景技术

随着对电子产品轻薄短小化的要求，球栅阵列(BGA)半导体封装件(Ball Grid Array Semiconductor Package)因能提供充分数量的输入/输出连结端(I/O Connection)以符合具高密度电子元件及电子电路的半导体芯片的需求，现已逐渐成为封装产品的主流。然而，由于该种半导体封装件提供较高密度的电子电路(Electronic Circuits)与电子元件(Electronic Components)，故于运行时所产生的热量亦较高，若不实时将芯片表面的热量快速释除，积存的热量会严重影响半导体芯片的电性功能与产品稳定度。

为解决现有球栅阵列半导体封装件在散热性上的不足，遂有于该BGA半导体封装件中装设散热结构的型态应运而生。相关的技术例如美国专利5,877,552、5,736,785、5,977,626、5,851,337、6,552,428、6,246,115、6,429,512、6,400,014、6,462,405等案。

如图1所示，为美国专利第5,977,626号所揭示的一种散热型半导体封装件，该散热型半导体封装件1的散热结构13包含有一顶面外露出封装胶体14的平坦部130；架撑该平坦部130使之位于半导体芯片11上方的多个支撑部131；以及自该支撑部131底部延伸以供多个用于黏接于基板10的凸出部137的多个接触部132；其中，该支撑部131环置于该平坦部130外围并逐渐向下外伸至该接触部132以构成一容纳多个主/被动元件(如芯片、焊线、电容器等)的槽形空间18，使芯片11运行产生的热能可通过该散热结构13而释散至大气中。

但是，随着芯片集积化以及芯片尺寸封装(Chip ScalePackage，CSP)型态的高度发展，使基板大小逐渐要求接近芯片尺寸(Near chip size)，若兼及基板尺寸缩减以及焊线布设密集度增加双重考虑，势必须在有限基板面积内腾出更多空间提供元件整合。然为配合前述散热结构13上所述凸出部137的形成，该接触部132往往必须保留一定面积以利该凸出部137冲制，且该散热结构13接触部132占据基板较大空间，不仅影响基板线路配置，同时被动元件的布局亦备受限制。

另外，由于基板周围区域被该接触部132占据，是以封装件内所有主动/被动元件仅能安置在该支撑部131与平坦部130构成的槽形空间18内，因此该接触部132若不能缩减其占用的基板面积，相对地基板上提供元件安置的空间将更显不足，遂此种散热结构13实已无法适用高集积化的封装型态。

请参阅图2A及图2B所示，鉴于前述问题，中国台湾专利证号255047揭露一种散热型半导体封装件及其制法，是将半导体芯片21与被动元件29接置并电性连接至基板200上，以及将具有散热片221及支撑部222的散热结构22，以其支撑部222而接置于该基板200上，藉以将该半导体芯片21容置于该散热片221下方，其中该支撑部222接置于该基板200上位于该半导体封装件的预设平面尺寸P外(如图2A所示)；接着于该接置有半导体芯片21及散热结构22的基板200上形成一包覆该半导体芯片21及散热结构22的封装胶体23，且该封装胶体23的投影平面尺寸M大于该半导体封装件的预设平面尺寸P，之后沿该半导体封装件的预定平面尺寸P位置进行切割作业，藉以移除该封装胶体、散热结构的支撑部及基板中超过该封装件预设平面尺寸的部分(如图2B所示)。

从而通过该散热结构以其支撑部而接置于该基板上位于半导体封装件的预设平面尺寸外，以避免占用基板可供接置及电性连接半导体芯片及被动元件等电子元件的线路布局区，进而可提供该些电子元件足够的基板接置空间。

但是前述的散热型半导体封装件中，因其散热结构的支撑部位于该半导体封装件的预设平面尺寸外，亦即于切割作业后该支撑部并不在半导体封装件内，因此无法使该散热结构接置并电性连接至基板接地区而形成一接地回路(ground)，而无法针对电磁干扰(EMI)提供遮避效果。

另外，虽美国专利US5,877,552揭示可利用散热结构的支撑部接置并电性连接至基板接地区，但是因该支撑部直接置于半体封装封装件内，将会产生前述基板空间浪费而限制被动元件的配置。亦即该散热结构仍须仰赖该支撑部方能接置于该基板上，故仍将造成基板宝贵空间的浪费。