[发明专利]提高SiC晶体质量的方法和SiC半导体器件

说明书

技术领域

本发明涉及在SiC生长后提高其晶体层质量的方法。本发明还涉及执行该方法制造的半导体器件。

背景技术

图19为说明纯4H-SiC晶体中的Si和C的原子排列的示意图。即使在半导体不含任何杂质的情况下，半导体的晶格也不够完美，总是存在若干数量的空位(Vacancy)和间隙(Interstitial)以保持热力学平衡。如图20所示，化合物半导体的点缺陷可如下分类：

a)空位：原子从其位置迁移的情况。

b)间隙：原子占据了一个非正常的位置。在间隙的种类和主晶格的种类相同的情况下，称之为自填隙(self-interstitial)。否则，称之为间隙杂质。

c)富兰克尔对(Frenkel pair)：空位的位置接近自填隙的情况。

d)反位(antisite)：一个子晶格的原子位于其它子晶格内的情况。

e)杂质：外来原子。

另外，经常可能有上述缺陷的组合，即双空位或空位-杂质复合体。

在单晶的周期被杂质原子或晶体缺陷扰动的情况下，在带隙(bandgap)中引入离散能量能级。这些能级被分成浅能级(shallow level)和深能级(deep level)。

浅能级中心通常为施主杂质或受主杂质。另一方面，与浅能级形成对比，深能级缺陷既和传导带(conduction band)又和价电子带(valence band)相互作用，并可以作为高效的载流子俘获和再结合中心(recombination center)。在此情况下，这些缺陷被称为电活性并通常称为“陷阱”。甚至在非常低的密度下它们也可以显著影响载流子寿命。

尽管当前可以获得具有极好质量的SiC层，它们仍具有天生固有的充当载流子陷阱的缺陷而使材料特性降低。特别地，当生长率和生长温度增加时，固有的缺陷密度增加了。SiC的高耐热性使得通常很难或不可能通过热处理(退火(anneal out))去除这些缺陷。由于增加的生长率对于具有成本效益的正在生长的厚的层来说是需要的，找到一个方法以在这些层中获得低缺陷密度是重要的。

已经公知，缺陷密度是可以降低的，而且处于晶体生长完成状态下的材料(下文称为长成的(as-grown)材料)的质量可以通过高温热处理(退火(annealing))提高到一定水平。然而，在SiC单晶的情况下，由于上述的高耐热性，提高并不充分。另外，一部分由电子、质子或离子的辐射产生的固有的缺陷可以通过退火去除，但另一部分固有的缺陷仅仅是减少了，而且最低的缺陷密度通常由原来长成的材料决定。

Zhang和其它人已经研究了长成的SiC层中的电活性缺陷(非专利文献1)。在该文献中，长成的SiC层中的主要的电子陷阱和空洞陷阱通过使用深能级瞬态光谱(Deep Level Transient Spectroscopy，DLTS)和少数载流子瞬态光谱(Minority Carrier Transient Spectroscopy，MCTS)确定。尤其地，与Ti和B杂质有关的陷阱，以及与电子陷阱有关的Z1/Z2和EH6/7的固有缺陷可以通过这些方法测量。另外，Z1/Z2和EH6/7陷阱表现出和少数载流子的寿命逆相关。

Klein和其它人推断Z1/Z2缺陷具有大的空洞捕获横截面，并且在限制n型SiC层内的少数载流子寿命中占支配地位(非专利文献2)。

Kimoto和其它人研究了在化学气相沉积(Chemical VaporDeposition，CVD)生长过程中Z1/Z2中心的浓度依赖性与碳硅比率的函数关系。他们指出在充足的C条件下的生长是获得较低Z1/Z2中心浓度的关键因素(非专利文献3)。

Storasta和其它人研究了与碳原子的选择性置换有关的深能级(非专利文献4)。具有低于硅原子置换阈值的能量的电子的辐射足够产生Z1/Z2和EH6/7的固有缺陷。因此，他们作出结论，这些固有缺陷一定和与碳空位或碳间隙有关的缺陷(复合体)有关。

Negoro和其它人研究了通过长成的材料中的Z1/Z2和EH6/7陷阱的退火的减少效果(非专利文献5)。通过在1700℃或者更高温度下退火，Z1/Z2和EH6/7中心的浓度与长成的外延层内的Z1/Z2和EH6/7中心的浓度相比减少一个量级，但没有完全消失。