[发明专利]半导体器件和形成半导体器件的方法

说明书

技术领域

本公开涉及半导体器件装置以及形成半导体器件装置的方法。

背景技术

在诸如汽车电子、供电、电信之类的应用中，普遍地使用诸如金 属氧化物半导体场效应晶体管(MOSFET)的半导体器件作为功率器件， 这些应用要求器件操作在几十到几百安培(A)范围的电流内。

常规地，通过将电压施加到MOSFET器件的栅电极，接通器件并 且形成连接源极区和漏极区的沟道，该沟道允许电流流动。在漏极区 和沟道之间形成轻掺杂的漂移区。为了降低在漂移区上产生的最大电 场，并且因而确保高的击穿电压，需要对漂移区进行轻掺杂。一旦接 通了MOSFET器件，则电流和电压之间的关系就接近线性，这意味着 该器件的表现类似于电阻。该电阻被称为导通电阻Rdson。

典型地，具有低导通电阻Rdson的MOSFET器件是优选的，因为 它们具有较高的电流容量。所熟知的是，通过提高MOSFET器件的封 装密度，即每cm²的基本元胞(cell)的数量，可以减小导通电阻Rdson。 例如，六角形MOSFET(HEXFET)器件包括多个元胞，每个元胞具 有源极区和六角形多晶硅栅极，并且六角形MOSFET(HEXFET)器 件具有高封装密度，例如每cm²有10⁵个六角形元胞。由于大数量的元 胞和大的深宽比，该深宽比可以被定义为源极区的六角形周长长度和 晶胞面积的比值，所以能够使HEXFET器件的导通电阻非常低。通常 地，元胞的尺寸越小，封装密度就越高，并且因而导通电阻就越小。 因此，对于MOSFET器件的很多改进都以减小元胞尺寸为目标。

然而，所熟知的是，MOSFET器件的击穿电压随着器件导通电阻 Rdson的增加而增加。因此，在减小Rdson和具有足够高的击穿电压 BVdss之间存在折衷。

在减小MOSFET器件的导通电阻Rdson，同时不严重影响器件击 穿电压的努力中，已经提出了将多层结构引入器件的漂移区中。在2006 年6月的IEEE电子器件学报(Transactions on Electron Devices)Vol.47. No.6中，Xing Bi Chen、Xin Wang和Johnny K.O.Sin的一篇名为‘A Novel High-Voltage Sustaining Structure with Buried Oppositely Doped Regions’(一种具有隐埋反掺杂区的新颖高压稳压结构)的文章，描述 这样一种结构，其中MOSFET器件的漂移区中的隐埋浮置区(floating region)在边缘末端(edge termination)被连接在一起。在p-型隐埋浮 置区在n-型漂移区中的情况中，由于在耗尽的p-型隐埋浮置区中的负 电荷，所以在隐埋浮置区上终止了由耗尽的n-漂移区的正电荷引起的 大部分电通量，使得不允许场强贯穿漂移区的全部厚度进行堆积。这 意味着在不产生高峰值电场的情况下，能够在漂移区中使用较高的掺 杂密度。由于在漂移区中能够使用较高的掺杂密度，所以减小了导通 电阻Rdson。因此，通过使用隐埋浮置区，可以使漂移区的电阻率和/ 或厚度小于具有相同击穿电压的常规MOSFET器件的漂移区的电阻率 和/或厚度，并且因此可以减小导通电阻Rdson。

当接通MOSFET器件时，由于完全耗尽了漂移区和隐埋浮置区， 所以导通电阻瞬间较高，并且仅有少量电流在沟道中流动。为了完全 接通器件(即，开启器件)，必须恢复隐埋浮置区和漂移区中的多数载 流子。MOSFET是单极器件或多数载流子器件，并且因而当打开沟道 时，可以轻易地从源极恢复用于n-型区(例如，漂移区)的电子。然 而，由于单极器件不能向这些区提供任何空穴，所以更难以恢复用于 p-型隐埋浮置区的空穴。

因此，在接通器件和完全接通器件之间存在延迟，其延迟取决于 在耗尽区中恢复多数电荷载流子所需要的时间。理想地，设计器件时 的目标是进行布置而使延迟为零或尽可能接近零。