[发明专利]不同浮点格式的浮点加法

权利要求书

1.一种处理器，包括：

第一组件，用于将第一操作数(306，308)从第一浮点格式（502，520，530）转换成第二不同的浮点格式(602，630，650)；以及

尾数通路，其包括第二组件(352，354)，所述第二组件(352，354)用于通过加法运算或减法运算将转换后的第一操作数的尾数部分与所述第二不同的浮点格式的第二操作数的尾数部分进行组合，

其中所述尾数通路包括两个通路，这两个通路可操作以单独处理两对单精度操作数或组合以对双精度操作数和扩展双精度操作数进行操作。

2.如权利要求1所述的处理器，还包括第三组件(318)，用于将对应于所述第一操作数的第一指数与所述第二操作数的第二指数进行比较。

3.如权利要求1所述的处理器，还包括第三组件，用于将所述第二操作数转换成所述第二不同的浮点格式。

4.如权利要求1所述的处理器，还包括第三组件(397)，用于对通过所述第二组件进行的所述组合的结果进行舍入。

5.如权利要求1所述的处理器，还包括第三组件(344)，用于分析转换后的第一操作数和所述第二操作数的一部分，以便确定所述第一或第二操作数其中之一是否对应于不规则操作数。

6.如权利要求1所述的处理器，还包括一个或多个处理器核(106)，其中所述一个或多个处理器核中的至少一些处理器核包括所述第一组件或所述第二组件中的一个或多个组件，以及其中所述两个通路包括第一最高有效32位通路和第二最低有效36位通路，这两个通路可操作以单独处理两对单精度操作数，以及多个复用器组合第一最高有效32位通路和第二最低有效36位通路以对双精度操作数和扩展双精度操作数进行操作。

7.如权利要求6所述的设备，其中，所述一个或多个处理器核(106)中的至少一个处理器核、所述第一组件和所述第二组件在相同管芯上。

8.一种用于浮点组合的方法，包括：

由包括尾数通路的处理器接收多个操作数，

将所述多个操作数修改(704)成相同浮点格式，其中所述修改包括将所述多个操作数从第一浮点格式（502，520，530）修改成第二不同的浮点格式（602，630，650）；以及

通过加法运算或减法运算组合(710)与所修改的多个操作数对应的多个尾数，

其中所述尾数通路包括两个通路，这两个通路单独处理两对单精度操作数或组合以对双精度操作数和扩展双精度操作数进行操作。

9.如权利要求8所述的方法，还包括：比较(706)所修改的多个操作数的指数部分，其中所述两个通路包括第一最高有效32位通路和第二最低有效36位通路，这两个通路可操作以单独处理两对单精度操作数，以及多个复用器组合第一最高有效32位通路和第二最低有效36位通路以对双精度操作数和扩展双精度操作数进行操作。

10.如权利要求8所述的方法，还包括：对齐(708)所述多个操作数的尾数部分。

11.如权利要求8所述的方法，还包括：对所述多个尾数的组合结果进行归一化(712)。

12.如权利要求8所述的方法，还包括：对所述多个尾数的组合结果进行舍入(714)。

13.一种用于处理浮点数的系统，包括：

存储器(108，114，116)，用于存储数据；

第一组件(202)，用于从所述存储器中提取具有操作码(312)的指令、第一操作数(306)和第二操作数(308)；

第二组件(310)，用于将所述第一操作数和所述第二操作数修改成相同浮点格式，其中所述第二组件要将所述第一操作数和所述第二操作数从第一浮点格式（502，520，530）修改成第二不同的浮点格式（602，630，650）；以及

尾数通路，其包括第三组件(324，326)，所述第三组件(324，326)用于根据对应于所述第一操作数的第一指数与对应于所述第二操作数的第二指数的比较(318)来对齐所述第一或第二操作数其中之一，

其中所述尾数通路包括两个通路，这两个通路单独处理两对单精度操作数或组合以处理双精度操作数和扩展双精度操作数。