[发明专利]具有共享存储体的多处理器电路

说明书

技术领域

本发明涉及多处理器电路。

背景技术

存储器访问冲突来源于多处理器电路的问题。在简单的多处理器系统中，每个处理器均被提供了只有它可以访问的它自己的存储体。从而，不会发生访问冲突，但是，必须确定存储体的大小以支持最需要的任务，这意味着其他任务的可观的开销。而且，不能通过存储体执行处理器间通信，这是因为这些存储体只对单个处理器是可访问的。

一种可替换的方案是采用所有处理器的共享存储器。然而，这在访问冲突情况下降低了多处理器系统的速度。通过提供高速缓冲存储器可以缓和这个问题，其中每个高速缓冲存储器位于各个处理器和主存储器之间。然而，高速缓冲存储器极大地降低了系统的最坏状况下的性能(取决于处理器所执行的任务的组合，可能出现长响应时间)。这使得高速缓冲存储器对于运行多个实时任务没有吸引力，多个实时任务必须具有最小保证的最坏情况性能。当必须保持不同的高速缓冲存储器之间的兼容性时，采用高速缓冲存储器还使存储器设计变得复杂。

发明内容

本发明的一个目的是向多处理器系统提供改善的最坏情况性能，这使得可以有效地利用存储器。

根据一个方面，提供了根据本发明的多处理器电路。这里，多个处理器具有到同一存储体的并行访问。采用了一种差异化的冲突解决方案，以便可以使处理器对至少一个存储体的最小保证访问频率高于其对其他的存储体的最小保证访问频率。优选地，对各个处理器给予了对于各自的存储体比对其他存储体更高的最小保证访问频率。提供了磁盘碎片整理装置(defragmenter)，其与处理器所执行的任务并行操作，以检测与在处理器上运行的任务相关的存储在不是该处理器的相关体的存储体中的数据。随着数据被移动，在运行中改变地址映射。从而，改善了最坏情况性能，例如，在不干扰实时需要的情况下产生更多的空间以添加新的任务。

优选地，提供了存储元件以存储用于区分在所述重新映射之前和之后根据各个映射而被映射到的阈值地址。在数据被移动时，这个阈值地址被逐步改变，从而允许任务可以在数据块的移动过程中继续对数据寻址。

在典型的实施例中，处理器用来对它的相关存储体以及作为单个地址空间的各个部分的其他存储体进行寻址，其至少与另一个处理器的地址空间重叠。从而，处理器可以利用相同指令类型和相同地址类型对它的相关存储体中的和其他存储体(磁盘碎片整理装置从中移动数据)中的存储器位置进行寻址。这使得可以将存储体用作一个用于存储器需求任务的更大的存储器，同时采用同一存储器来改善用于只需要访问一个存储体内的地址的其他任务的性能。

优选地，磁盘碎片整理装置提供了横向的磁盘碎片整理，根据执行任务的处理器，根据执行任务的处理器，数据从一个存储体移动到另一个存储体(反之亦然)来改善性能，以便数据被移动到与该处理器相关的存储体中。从而，可以以改善了的性能并行地执行多个任务。

通常，磁盘碎片整理装置与处理器并行地耦接至存储体，但是，它被授予了对存储体的访问权限，该访问权限的访问优先级比处理器的访问权限的访问优先级低。

在一个实施例中，采用了简单的地址映射电路，其根据来自处理器的地址是在阈值地址(到达该阈值地址时，数据已经被移动)的一侧或另一侧，将不同的基地址加到来自处理器的地址。磁盘碎片整理装置更新基地址和阈值地址。可以提供存储器映射电路来限定用于不同地址范围的多个映射。在这种情况下，磁盘碎片整理装置更新在存储器映射单元中的地址。

有利地，提供多处理器电路，其中，处理器的地址空间(连续地址范围内的地址)在存储体上分布地映射，来自不同处理器的地址所映射到的存储体彼此重叠。优选地，连接电路基于访问地址分配访问优先级别，以便对于每一个存储体，为处理器定义了一组相对优先级，该相对优先级组对于不同的存储体是不同的。

附图说明

从采用下图的示范性实施例的描述中，本发明的这些和其他目的以及有利方面将变得清楚：

图1示出了数据处理电路，

图2、2a示出了地址控制部件，

图3示出了到磁盘碎片整理装置的连接，

图4示出了另一个地址控制部件。

具体实施方式