[发明专利]具有应力层的存储单元

说明书

本申请要求享有在2005年12月13日提交的美国临时专利申请号60/750,162的优先权， 在此引入该申请全部内容作为参考。

背景技术

存储器件用于电子元件的内部或外部存储，所述电子元件包括，但不限于计算机、数 码照相机、手机、MP3播放器、个人数字助理(PDA)、视频游戏控制台和其他器件。存 在不同类型的存储器件，包括易失性存储器和非易失性存储器。易失性存储器件需要稳定 的电流以保持易失性存储器件的内容，诸如，例如随机存取存储器(RAM)。非易失性存 储器件即使在终止对电子元件的供电时，仍保持或存储信息。例如，只读存储器(ROM) 可保持用于操作电子器件的指令。EEPROM(电可擦除可编程只读存储器)是一种非易失 性只读存储器(ROM)，可通过将EEPROM暴露于电荷下可擦除。EEPROM通常包括许 多存储单元，每个存储单元具有电绝缘浮栅以存储通过编程或擦除操作传输到浮栅或从浮 栅移除的电荷。

一种EEPROM是存储单元，该存储单元具有能保持电荷的浮栅场效应晶体管，诸如闪 存单元。闪存单元既提供易失性存储器诸如RAM的速度又提供非易失性ROM的数据保持 质量。有优势地，存储单元阵列还可利用单个电流脉冲进行电擦除或再编程而不是一次电 擦除或再编程一个单元。典型的存储阵列包括成组为可擦除块的大量存储单元。每个存储 单元可为通过对浮栅充电的电编程基础并且所存储的电荷可通过擦除操作从浮栅移除。因 此，存储单元中的数据通过浮栅中有无电荷来确定。

如图1所示，示例性存储单元20包括衬底22，该衬底包括源极24和漏极26，以及源 极24和漏极26之间的沟道28。隧道氧化层30允许在源极24和漏极26之间运动的电子 移动到保持电荷的浮栅32。栅极间电介质34位于浮栅32之上以及控制栅36位于栅极间 电介质34之上。衬底22通常包括p掺杂硅晶片以及都是n掺杂区的源极24和漏极26。 浮栅32和控制栅36通常由多晶硅形成，并且栅极间电介质34由硅氧化物/硅氮化物/硅氧 化物层形成，共同称为O/N/O栅极。

正在开发具有更高存储密度的闪存单元20以增加数据存储容量并减少制作成本。存储 单元20的存储密度和数据存储容量可通过减少该单元的最小特征尺寸来增加。随着存储单 元的特征尺寸减少到小于90nm的更小级别，隧道氧化物层30的厚度“t”也相应减小。更薄 的隧道氧化物层30允许更低的操作电压，以用于减少从沟道28通过隧道氧化物层30并到 达浮栅32的电子运动。用于对存储单元20编程的操作电压越低，则单元20的能耗也越低， 而这是期望的。

然而，虽然具有更小特征的存储单元20可提供增加的数据存储容量和减少的能耗，但 随着隧道氧化层30变得更薄，单元20的数据保持时间通常不适宜地减少。数据保持时间 是编程的电荷保持在单元20的浮栅32中而没有消失的持续时间。通常，浮栅32中的电子 在一段时间内逐渐从隧道氧化物层30隧穿返回。单元20的漏电流是在已编程的单元20的 存储周期或闲置周期期间由于电子穿过隧道氧化物层30产生的电流。漏电流最终导致存储 在单元20中的电荷全部放电，这使得存储在单元20中的数据或信息丢失。更薄的隧道氧 化层30中发生的更高的漏电流和增加的电荷隧道效应减少电荷在浮栅中的保持时间。隧道 氧化物层30的厚度减少还降低隧道氧化物的质量从而进一步增加漏电流的流动。另外，隧 道氧化物层30由于经过连续充电和擦除循环，因此隧道氧化物层30的特性通常随时间降 低。

虽然更高的存储密度和降低的能耗是期望的，但还期望增加存储单元20的数据保持时 间。例如，已经开发了操作存储单元20的各种方法以减少通过隧道氧化层30的漏电流同 时仍使该隧道氧化层30的厚度最小化。例如，在此引入全部内容作为参考的授权给Kao 的美国专利No.6,580,640公开了一种操作单元20的方法，其中正电荷放置在单元20的控 制栅36上以增加放置在单元20的浮栅32上的电子的数据保持。正电荷造成浮栅32上的 电子远离单元20的隧道氧化层30移动从而降低漏电流。虽然这是一种可接受的操作方法， 但该方法需要额外的电力放置正电荷，从而增加单元20的功耗。

因此，期望增加存储单元的存储密度和存储容量同时仍提供可接受的数据保持时间。 还期望最小化单元的特征尺寸而没有过量的漏电流。对于节省能源应用而言，使用更少能 量的存储单元也是更期望的。

附图说明