[发明专利]同一个衬底上具有相同导电类型的低和高性能器件的半导体器件结构

说明书

技术领域

本发明涉及用于制作金属氧化物半导体(MOS)器件结构的方法，更具体地，涉及用于使用间隔件和膜来影响MOS场效应晶体管(例如，nFET、pFET)的沟道应力和性能的方法，并且涉及最终得到的器件结构。

背景技术

MOSFET及其各种制造方法是熟知的。典型地，MOSFET包括在适当的衬底中或衬底上形成的表面处的源极和漏极区域、以及设置在它们之间的栅极。在栅极上以及在源极和漏极区域上形成硅化物电层或接触件。通常，典型的已知硅化工艺为如下：进行源极和漏极注入，随后进行金属沉积，然后退火使金属和被注入或掺杂的硅起反应以形成硅化物。衬底包括，尤其是例如，块体半导体(例如，硅)、绝缘体上硅衬底(SOI)。例如，参阅Rausch等人的、在2005年8月16日授权的美国专利No.6,930,030B2，“METHOD OF FORMING ANELECTRONIC DEVICE ON A RECESS IN THE SURFACE OFTHIN FILM OF SILICON ETCHED TO A PRECISETHICKNESS”，通过引用将其全部内容合并于此。`030专利的图2M，在此局部复制为图8，示出了在SOI衬底中形成的nFET器件20的多晶硅栅极44的上表面上设置的硅化物层/接触件54。图中还示出了被设置在栅极的下面的氧化物层42和被设置在栅极的侧壁的间隔件48。

在CMOS技术中，nFET和pFET器件被最优化，以达到所需要的CMOS性能。因此，非常不同的掺杂剂物质被用于nFET器件和pFET器件。这些物质具有非常不同的物理特性，如扩散速率和最大活性浓度。在传统的CMOS技术中，nFET和pFET通常共享相同的间隔件处理和拓扑结构。为了使得CMOS性能最优化，间隔件典型地可以具有一个最大宽度，并被设计成在nFET和pFET之间对性能进行折衷。例如，如果分别用砷和硼作为用于nFET和pFET的源极和漏极掺杂剂，则已知，对于nFET而言间隔件越窄越好，但对于pFET而言间隔件越宽越好，这是因为与硼相比砷扩散慢得多。在这种情形下，pFET是限制因素。因此，将所有间隔件的最大宽度针对pFET而最优化，对nFET的性能进行折衷。

还知道通过提供以下条件来增强n型场效应晶体管器件(nFET)和p型场效应晶体管器件(pFET)的性能：nFET沟道的拉伸应力和pFET沟道的压缩应力，和/或不同的间隔件宽度，以便控制硅化物到例如沟道的距离。

例如，参阅Chidambarrao等人的、在2003年9月22日提交、2005年3月22日授权的美国专利No.6,869,866 B1，“SILICIDEPROXIMITY STRUCTURES FOR CMOS DEVICEPERFORMANCE IMPROVEMENTS”；Chidambarrao等人的、在2003年9月10日提交、2005年5月10日授权的美国专利No.6,890,808B2，“METHOD AND STRUCTURE FOR IMPROVED MOSFETSUSING POLY/SILICIDE GATE HEIGHT CONTROL”；和Fung等人的、在2002年10月21日提交、2004年10月19日授权的美国专利No.6,806,584 B2，“SEMICONDUCTOR DEVICE STRUCTUREINCLUDING MULTIPLE FETS HAVING DIFFERENT SPACERWIDTHS”，通过引用将所有这些专利的全部内容合并于此。

然而，本发明人相信，按照现有技术的方法和最终得到的器件结构还可以进一步改进，以在同一个衬底上提供相同导电类型的低和高性能器件。

发明内容

本发明的第一方面提供了一种用于在一个衬底上制作相同导电类型的低性能半导体器件和高性能半导体器件的方法，该方法容易与传统的用于制作半导体器件结构的工艺兼容。

本发明的第二方面提供了一种包括都由nFET形成的低性能半导体器件和高性能半导体器件的半导体器件结构。

本发明的第三方面提供了一种包括都由pFET形成的低性能半导体器件和高性能半导体器件的半导体器件结构。