[发明专利]同一个衬底上具有相同导电类型的低和高性能器件的半导体器件结构

权利要求书

1.一种用于制作半导体器件结构的方法，包括：

提供衬底；

在衬底上形成具有第一间隔件的第一栅极、具有第二间隔件的第二栅极、分别与第一栅极和第二栅极相邻的相同导电类型的各个源极和漏极区域、设置在第一栅极和第二栅极中间的隔离区域、以及硅化物，所述硅化物位于第一栅极、第二栅极以及各个源极和漏极区域上；

仅在第一间隔件上形成附加间隔件，以产生中间结构，然后在整个中间结构上设置应力层。

2.如权利要求1所述的方法，所述形成附加间隔件的步骤还包括：

在具有第一间隔件的硅化的第一栅极、具有第二间隔件的硅化的第二栅极、硅化的各个源极和漏极区域、和隔离区域上设置第一电介质层；以及

覆盖设置在具有第一间隔件的硅化的第一栅极、与第一栅极相邻的硅化的各个源极和漏极区域、和隔离区域的一部分上的第一电介质层，然后从该结构的没有被所述覆盖步骤覆盖的部分去除第一电介质层。

3.如权利要求2所述的方法，所述去除步骤包括：从所述结构的没有被所述覆盖步骤覆盖的部分对第一电介质层进行各向异性蚀刻。

4.如权利要求2所述的方法，还包括：

使设置在具有间隔件的硅化的第一栅极、与第一栅极相邻的硅化的各个源极和漏极区域、和隔离区域的所述部分上的第一电介质层不被覆盖；

覆盖设置在具有第二间隔件的硅化的第二栅极、与第二栅极相邻的硅化的各个源极和漏极区域、和隔离区域的另一部分上的第二电介质层；以及然后

除了设置在第一间隔件上的特定部分之外，去除第一电介质层，以形成附加间隔件。

5.如权利要求3所述的方法，所述各向异性蚀刻的步骤包括对第一电介质层进行反应离子蚀刻。

6.如权利要求1所述的方法，其中所述第一间隔件具有不大于60纳米的最大宽度。

7.如权利要求1所述的方法，其中每个所述附加间隔件具有从包含15nm、30nm和50nm的组中选择的最大宽度。

8.如权利要求1所述的方法，所述设置应力层的步骤还包括沉积从主要包含氮化硅和碳化硅的组中选择的应力层。

9.如权利要求2所述的方法，所述设置第一电介质层的步骤还包括沉积从主要包含氮化硅、碳化硅和二氧化硅的组中选择的第一电介质层。

10.如权利要求2所述的方法，其中第一间隔件和第一电介质层总共具有不大于70纳米的最大宽度。

11.如权利要求1所述的方法，其中所述相同导电类型是n型。

12.如权利要求1所述的方法，其中所述相同导电类型是p型。

13.一种半导体器件结构，包括：

设置在同一个衬底上的第一场效应晶体管和第二场效应晶体管，所述第一场效应晶体管和第二场效应晶体管具有相同导电类型并包括各自的侧壁间隔件；

仅设置在第一场效应晶体管的侧壁间隔件上的附加间隔件和设置在第一场效应晶体管、所述附加间隔件以及第二场效应晶体管上的应力膜，使得第一场效应晶体管的沟道中引起的最大应力与第二场效应晶体管的沟道中引起的最大应力不同。

14.如权利要求13所述的半导体器件结构，其中第一场效应晶体管的沟道中引起的最大应力小于第二场效应晶体管的沟道中引起的最大应力。

15.如权利要求13所述的半导体器件结构，其中第一场效应晶体管是第一nFET，以及第二场效应晶体管是第二nFET。

16.如权利要求13所述的半导体器件结构，其中第一场效应晶体管是第一pFET，以及第二场效应晶体管是第二pFET。

17.如权利要求13所述的半导体器件结构，其中所述附加间隔件和所述应力膜主要包含氮化硅。

18.如权利要求13所述的半导体器件结构，其中所述附加间隔件的化学成分不同于所述应力膜的化学成分。

19.如权利要求13所述的半导体器件结构，其中每个所述附加间隔件包括多个整体部分。

20.如权利要求19所述的半导体器件结构，其中所述多个是两个。