[发明专利]电容器芯片及其制造方法

说明书

相关申请的援引

本申请是根据美国法典第35卷第119条(e)款(1)，对按照该法典 第35卷第111条(b)款的规定在2005年12月21日提交的美国临时申 请第60/752,045的申请日要求优先权的基于该法典第35卷第111条(a) 款规定的申请。

技术领域

本发明涉及电容器芯片及其制造方法，特别是涉及叠层型固体电解电 容器及其制造方法。

背景技术

近年，随着电气设备的数码化、个人计算机等电子设备的小型化和高 速化，需要小型而大电容的电容器，在高频领域需要低阻抗的电容器。最 近，曾提出了将具有电子传导性的导电性聚合物作为固体电解质使用的固 体电解电容器。特别是正追求具有更大电容的制品，通过将多个电容器元 件层叠并进行封装，可制造成为叠层型固体电解电容器。

例如，在特开2002-319522号公报(专利文献1)(EP 1160809说明 书)中记载了：通过缩小阳极体电气一体化所需要的空间，来谋求小型大 电容化，并且，特别是关于阳极体相互的电连接，可得到低电阻、可靠性 高的连接状态的固体电解电容器。

图1是表示以往的叠层型固体电解电容器的构造的截面图。

一般地，在由腐蚀处理过的比表面积大的金属箔、薄板制成的阳极基 体(1)表面上形成电介质的氧化皮膜层(2)，通常进一步设置掩蔽层(5) 后，在上述氧化皮膜层(2)的外侧，顺次形成起阴极部功能的固体半导体 层(以下称为固体电解质。)和导电膏等的导电体层(3)，从而制作电容 器元件(6)。将这样形成的多个电容器元件(6)按一致的方向进行层叠， 并适宜设置导体层(4)，进而附加电极引线部(7，8)，将整体用树脂(9) 封装，从而制作称叠层型固体电解电容器。

在叠层型固体电解电容器中，通过增加层叠的电容器元件(6)的厚度 和数量，可提高电容器的静电电容。可是存在的问题是，如果层叠的电容 器元件的厚度总量增大，就容易产生电容器元件从封装树脂中露出、包围 电容器芯片的封装树脂中出现针孔和接合线等的外观不良，因此层叠的电 容器元件的厚度总量受到限制。

专利文献1：特开2002-319522号公报

发明内容

本发明的目的在于提供一种不会使叠层型固体电解电容器发生外观不 良、可扩大层叠的电容器元件的厚度总量的许可范围、并提高静电电容的 技术。

本发明者们对上述课题进行了深入探讨，结果发现在用于将电导出到 电容器芯片之外的金属制引线框上层叠1个以上的电容器元件、并使用树 脂封装的电容器芯片内，通过使叠层体的配置为一定范围内的配置，即使 叠层体的厚度变厚，也难以产生外观不良，从而完成了本发明。

即，本发明涉及以下所示的电容器芯片及其制造方法，特别是涉及叠 层型固体电解电容器及其制造方法。

一种电容器芯片，是在引线框的一面或两面上层叠电容器元件，并 将所得到的叠层体进行树脂封装而形成，在将芯片内的上述叠层体的厚度 设为Hs、将电容器芯片的厚度设为Hc、将从叠层体上部到封装树脂上表 面的距离的最小距离设为Dt、将从叠层体下部到封装树脂下表面的距离的 最小距离设为Db时，Hc-Hs为0.1mm以上，并且Dt与Db之比Dt/Db 为0.1～9，Dt和Db均为0.02mm以上。

如上述[1]所述的电容器芯片，其中，Hc-Hs为0.3mm以上。

如上述[2]所述的电容器芯片，其中，Hc-Hs为0.6mm以上。

如上述[1]～[3]的任一项所述的电容器芯片，其中，Dt/Db为0.2～6。

如上述[1]～[3]的任一项所述的电容器芯片，其中，Dt/Db为0.2～ 0.7或1.5～5。

如上述[1]～[5]的任一项所述的叠层型电容器芯片，其中，至少在引 线框的一个面上层叠有2个以上的电容器元件。

如上述[1]～[6]的任一项所述的固体电解电容器，其中，电容器元件 包含由阀作用金属制成的阳极基体，在上述阀作用金属表面的一部分上形 成有作为电介质层的氧化皮膜层和作为阴极层的固体电解质层。

如上述[7]所述的固体电解电容器，其中，阀作用金属选自以镁、硅、 铝、锆、钛、钽、铌、铪的任一种为主成分的金属和它们的合金。