[发明专利]电容器芯片及其制造方法有效
| 申请号： | 200680044275.9 | 申请日： | 2006-12-14 |
| 公开（公告）号： | CN101317241A | 公开（公告）日： | 2008-12-03 |
| 发明（设计）人： | 小林贤起;驹泽荣二;歌代智也 | 申请（专利权）人： | 昭和电工株式会社 |
| 主分类号： | H01G9/04 | 分类号： | H01G9/04;H01G9/048;H01G9/00;H01G9/15 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 段承恩;田欣 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 电容器 芯片 及其 制造 方法 | ||
1.一种电容器芯片，是在引线框的一面或两面上层叠电容器元件，并 将所得到的叠层体进行树脂封装而形成，在将芯片内的上述叠层体的厚度 设为Hs、将电容器芯片的厚度设为Hc、将从叠层体上表面到封装树脂上 表面的距离的最小距离设为Dt、将从叠层体下表面到封装树脂下表面的距 离的最小距离设为Db时，Hc-Hs为0.1mm以上，并且Dt与Db之比Dt/Db 为0.1～9，Dt和Db均为0.02mm以上，且阳极与阴极双方被电连接在引 线框上。
2.如权利要求1所述的电容器芯片，其中，Hc-Hs为0.3mm以上。
3.如权利要求2所述的电容器芯片，其中，Hc-Hs为0.6mm以上。
4.如权利要求1～3的任一项所述的电容器芯片，其中，Dt/Db为0.2～ 6。
5.如权利要求1～3的任一项所述的电容器芯片，其中，Dt/Db为0.2～ 0.7或1.5～5。
6.如权利要求1～3的任一项所述的叠层型电容器芯片，其中，至少 在引线框的一个面上层叠有2个以上的电容器元件。
7.如权利要求1～3的任一项所述的电容器芯片，其中，电容器元件 包含由阀作用金属制成的阳极基体，在上述阀作用金属表面的一部分上形 成有作为电介质层的氧化皮膜层和作为阴极层的固体电解质层。
8.如权利要求7所述的电容器芯片，其中，阀作用金属选自以镁、硅、 铝、锆、钛、钽、铌、铪的任一种为主成分的金属和它们的合金。
9.一种电容器芯片的制造方法，包括在引线框的一面或两面上层叠电 容器元件、并将所得到的叠层体进行树脂封装的工序，在将芯片内的上述 叠层体的厚度设为Hs、将电容器芯片的厚度设为Hc、将从叠层体上部到 封装树脂上表面的距离的最小距离设为Dt、将从叠层体下部到封装树脂下 表面的距离的最小距离设为Db时，Hc-Hs为0.1mm以上，并且Dt与Db 之比Dt/Db为0.1～9，Dt和Db均为0.02mm以上。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于昭和电工株式会社，未经昭和电工株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200680044275.9/1.html，转载请声明来源钻瓜专利网。
