[发明专利]蚀刻方法以及蚀刻装置

说明书

技术领域

本发明涉及一种对在半导体晶圆等的被处理体表面形成的绝缘膜等被加工层进行蚀刻的蚀刻方法以及蚀刻装置。

背景技术

通常，为了形成半导体制品的集成电路，对硅基片等半导体晶圆的表面反复进行成膜处理、改性处理、氧化扩散处理、蚀刻处理等各种处理。由此，制造期望的集成电路。

以上述各种处理中的、例如蚀刻处理为例进行说明。通常，在蚀刻处理中，使用光致抗蚀剂(photo resise)等，在作为蚀刻对象的被加工层的表面形成图案化的蚀刻掩膜。将该蚀刻掩膜用作掩膜，同时作用蚀刻气体，从而，只选择性地切去所期望的部位。从而，只对期望的部位进行蚀刻。在此，光致抗蚀剂通常由有机材料构成，因此，耐热性不高。因此，为了保持掩膜的图案而进行适当形状的蚀刻，鉴于掩膜的耐热性，需要在200℃左右的较低温度下进行蚀刻。作为在上述那样的低温下进行的蚀刻处理，通常进行使用等离子的等离子蚀刻(例如参照日本特开平5-21396号公报)。

基于图4A～图4E，对以往使用等离子的蚀刻方法的一个例子进行说明。图4A～图4E为表示以往使用等离子的蚀刻方法的一个例子的工序图。

如图4A所示，在由硅基片等半导体晶圆构成的被处理体W表面，形成有要被蚀刻成规定图案的被加工层202。被加工层202是例如由SiO₂膜等形成的绝缘膜。而且，图中只表示了被处理体上表面侧的局部。

而且，以排除下述保护膜曝光时反射光的不良影响为目的，预先在被加工层202上表面均匀形成有例如由有机物形成的防反射膜204。

而且，首先以规定厚度在如上所述形成的被处理体W的防反射膜204表面均匀形成保护层206(参照图4A)。该保护层206有选择地曝光显影，其局部被有选择地除去，形成蚀刻用凹部208(参照图4B)。即，制造由保护膜形成的蚀刻掩膜210。该蚀刻用凹部208相应于要被切去的被加工层202的图案而形成为槽状或者孔状。

接着，通过等离子蚀刻除去在蚀刻用凹部208底部露出的防反射膜204(参照图4C)。从而，露出被加工层202的表面。另外，将上述蚀刻掩膜210用作掩膜的同时，进行等离子蚀刻，对由SiO₂膜形成的被加工层202进行蚀刻(参照图4D)。

之后，进行使用等离子的灰化(ashing)处理，分别除去由有机物形成的蚀刻掩膜210以及防反射膜204(参照图4E)。从而，完成蚀刻处理。

而在线宽、或槽宽、孔径等较大时，被加工层202的形状一点也不会失去原形而可以进行期望的蚀刻处理。但是，若需要进一步增强高集成化以及高细微化而使线宽等尺寸为例如小于或等于150nm的数量级，则为了与其相对应地增强析像度，需要使用特殊保护膜形成保护层206，该保护膜的被短波长的光透过的性能很强。

但是，上述特殊保护膜的抗等离子性比较差。因此，例如，如图4C以及图4D所示，在进行等离子处理时，由保护膜形成的蚀刻掩膜210的开口部210A受等离子冲击，以逐渐扩大的方式变形。随之，如图4D以及图4E所示，有时被加工层202的加工槽212的开口部212A也会相对预定大小被切除更多。即，产生下述问题：不能蚀刻成适当的形状，不能获得期望的蚀刻图案。

在上述那样的情况下，考虑到通过等离子除去蚀刻掩膜210(保护层206)的量，想到进一步增加蚀刻掩膜210厚度的对策。但是，若过度增大蚀刻掩膜210(保护层206)的厚度，则通过曝光使保护层206感光时，保护层206的下部感光不充分，另外，保护层206在厚度方向的焦点不一致。因此，蚀刻掩膜210厚度的最大值最多不过400nm左右，不可能再厚。

发明内容

本发明是着眼于上述问题而有效解决上述问题而作出的。本发明的目的在于提供一种通过用抗等离子膜薄薄地覆盖蚀刻掩膜表面而能够防止蚀刻掩膜变形，更可靠地获得形状不溃散的期望蚀刻图案的蚀刻方法以及蚀刻装置。

本发明为一种蚀刻方法，其用于蚀刻形成在被处理体表面的被加工层，其特征在于，该蚀刻方法包括：保护膜形成工序，在上述被处理体表面均匀形成保护层；掩膜形成工序，通过在上述保护层形成规定的蚀刻用凹部来形成图案化的蚀刻掩膜；抗等离子膜形成工序，包括上述蚀刻用凹部的底部以及侧面在内，在上述蚀刻掩膜的整个表面形成抗等离子膜；底部抗等离子膜除去工序，除去在上述蚀刻用凹部的底部形成的上述抗等离子膜；蚀刻工序，在上述底部抗等离子膜除去工序之后将上述蚀刻掩膜作为掩膜，对上述被加工层进行蚀刻。