[发明专利]金属硅酸盐膜的形成方法以及记录介质

说明书

技术领域

本发明涉及一般的成膜技术，特别涉及金属硅酸盐膜的形成方法以及使用所述金属硅酸盐膜的半导体装置的制造方法。

背景技术

随着细微化技术的发展，在现阶段能够制造出将栅极切成长度为0.1μm的超细微化超高速半导体装置。

在这种超细微化超高速半导体装置中，随着栅极长度的缩小，有必要使栅极氧化膜的厚度随着定标法则(比例法则)(scaling rule)减小，但是，在栅极长度被切成0.1μm的半导体装置中，对于栅极氧化膜的膜厚，在使用现有技术中的热氧化膜时，有必要设定为1～2nm或其以下。然而，产生下述问题，即，在这种非常薄的栅极绝缘膜中，信道(tunnel)电流增大，其结果导致栅极漏电流增大。

在上述情况下，在现有技术中，比介电率比氧化膜的大很多，因此，提出有使即便实际膜厚变大，当换算成二氧化硅(SiO₂)膜时的膜厚小的Ta₂O₅、Al₂O₃、ZrO₂、HfO₂乃至ZrSiO₄或者HfSiO₄等高介电体(所谓的high-K介电体)材料适用于栅极绝缘膜。通过使用这种高介电体材料，若栅极长度为0.1μm以下，则在非常短的超高速半导体装置中，能够使用物理膜厚为几纳米(nm)的栅极绝缘膜，因此，能够抑制因信道效果引起的栅极漏电流。这种高介电体材料在硅基板表面上形成时，通常成为多结晶结构。

当在硅基板表面直接形成高介电体膜时，在硅基板和高介电体膜之间Si原子和金属原子易于产生大规模的相互扩散，因此，高介电体膜通常在硅基板的表面上经由非常薄的界面氧化膜而形成。另一方面，近期提出有通过选择上述高电介体膜的原料而在硅基板表面上直接形成高介电体膜的技术。

图1(A)～(C)表示的是经由上述界面氧化膜在硅基板11上形成HfSiO₄膜的本发明的相关技术的工序。

参照图1(A)，对硅基板11的表面实施稀氟酸(DHF)处理，在除去自然氧化膜的同时，使露出的新鲜的硅表面成为氢终端。

接着，在图1(B)的工序中，对这种经过DHF处理的硅基板11的表面典型地进行400～500℃的紫外光激励自由基氧化处理，由此，膜厚大约为0.4nm的硅氧化膜12作为上述界面氧化膜而形成，并且进一步在图1(C)的工序中，在所述界面氧化膜上，通过以叔丁氧基铪(HTB)和四乙氧基硅烷(TEOS)为原料的CVD法，典型地，例如在480℃的基板温度下形成膜厚为几纳米的HfSiO₄膜13A。

对于这样形成的HfSiO₄膜13A，其漏电流少，作为超高速半导体装置的栅极电极具有优异的性质。

但是，实际上当在栅极绝缘膜中使用以HTB和TEOS作为原料形成的HfSiO₄膜，来制作电场效应晶体管时，发现会产生在动作中阈值电压显著变动的现象。这表示出尤其是在界面氧化膜12和上述HfSiO₄膜13A的界面附近存在有缺陷(凹陷)，当半导体装置动作时，上述缺陷将载体捕获。

与此相对，图2(A)、(B)表示的是利用以TDEAH(四(二乙胺基)铪)和TDMAS(三(二乙胺基)硅烷)为原料的CVD法在上述硅基板11上直接形成HfSiO₄膜13B的其它相关技术的工序。

参照图2(A)，当硅基板11的表面经过与图1(A)的工序相同的DHF处理而将自然氧化膜除去后，在图2(B)的工序中，典型地，通过在610℃的基板温度下以TDEAH和TDMAS作为原料实施CVD法，而在上述硅基板12上形成膜厚为几纳米的HfSiO₄膜13B。其中，对于上述以TDEAH和TDMAS作为原料的HfSiO₄膜的成膜工序而言，若在图1(C)的界面氧化膜12上进行，则因为形成的HfSiO₄膜的表面粗糙增大，因而在图2(A)的进行完DHF处理的硅基板11上直接进行。