[发明专利]低功率睡眠模式运行的启动电路

说明书

技术领域

本发明主要涉及低功率电路技术，本发明尤其涉及在启动电路中最小化功率消耗的方法。

背景技术

半导体装置，例如微处理器、独立式和嵌入式存储装置、基准电压电路、功率管理电路等等，需要在电源电压被打开后立刻运行某一运行序列。此运行序列一般被称为启动序列。该启动序列可以包括，例如：以一个特定顺序复位存储元件(例如：锁存器、触发器、寄存器)、启动振荡器(例如：激励功率源或锁相环路)、和激活内部电压源或参考电源。该序列通常需要大量时间才能完成，并且在电源电压已达到某一最低电压水平后启动。该序列通常无须再运行直到电源电压已经降低至最低电压水平。对于大部分电子装置，拥有一个稳定且可靠的电源以确保逻辑功能的正确运行也是重要的，该逻辑功能例如激励电路、记忆存储元件和对电源电压变化敏感的其它模块；在运行中的任何给定时间内，知晓电源电压水平是否意外地降低于某一电压水平之下也是重要的。换言之，有时需要监控电源电压水平。

电源的可靠性对于移动应用中的情况尤其重要，在该情况下，电源是在再次充电之间具有有限安培时(ampere-hours)容量的电池。在半导体装置中，典型的用于评估或监控电源电压水平并启动一个启动序列的电路通常被称为启动检测电路或功率电压(电压水平)检测器，或简称启动电路。该启动电路监控电源的电压水平，例如：Vdd或Vcc电压、或输入/输出电路电源电压；并产生一个活动标记信号，其指示电压水平在最低所需电压水平之上。电源电压敏感电路将该活动标记信号用于或者启动运行或者延续运行。

图1是一个现有技术启动电路的电路示意图。在此例中，电路被用于检测Vdd电源电压水平。启动电路10包括一个分压器电路和一个延迟电路。该分压器电路包括p-沟道晶体管12，p-沟道晶体管14，和电阻器16，上述所有元件串联连接在电源Vdd和地(Vss)之间，其中该p-沟道晶体管14的栅极端连接到其漏端，这在本技术领域中是公知的，称为二极管连接式。P-沟道晶体管12的栅极端连接到一个深度低功耗信号DEEP_PD以将Vdd自该分压器电路断开。该延迟电路包括连接在晶体管14与电阻器16的共同节点和输出PWR_OK之间的一系列反相器18、20、22和24。本例中的输出PWR_OK表示活动标记信号，其中高电压水平指示Vdd电源电压高于最低电压水平。电容器26和28连接到反相器12和16的输入端。

启动电路10的运行如下：Vdd打开后，Vdd电压水平开始从地或Vss升高至Vdd额定值。本领域技术人员将理解额定电压依赖于特定应用和/或电路，但本发明的实施例能够被应用于监控半导体装置中任何类型的电源电压。当Vdd电压上升时，信号DEEP_PD维持在Vss低电压水平或逻辑低，直流电从Vdd流经晶体管12和14和电阻器16的直流(DC)路径。反相器18的输入端向Vdd电压水平或逻辑高上升，最后达到一个将反相器18的输出端的电压从逻辑高变为逻辑低电压水平的电压水平。这个状态的改变通过其余的反相器传播以驱动PWR_OK变为逻辑高电压水平。在本例中，在高逻辑电压水平的PWR_OK指示：Vdd电压已经达到并维持在某一电压水平之上，该电压水平足以使电源电压水平敏感模块启动或延续它们的安全运行。

大部分电池供电的半导体装置具有省电模式以帮助减小装置的功率消耗。公知的省电模式之一是深度低功耗模式。在深度低功耗模式，装置基本上是关闭的，其中不需要保持电路模块的数据和逻辑状态，也不期望快速返回至常规运行。因此，没必要对深度低功耗模式下的电源电压水平进行监控。当图1的实例进入深度低功耗模式时，DEEP_PD被驱动至高逻辑电压水平，晶体管12关闭且Vdd节点从分压器电路解耦。这有效地禁止了启动电路10，因此其不能跟踪Vdd电压水平，并导致了PWR_OK最后变成Vss低电压水平。注意到在深度低功耗模式下电源(例如：Vdd、Vcc等等)可关闭也可不关闭是重要的。

另一个公知且更频繁应用的省电模式是待机模式，也被称作睡眠模式。在睡眠模式，保持基本电路的供电，该基本电路例如：数据存储元件(例如RAM、寄存器)，参考源，时钟管理电路(例如DLL或PLL)，使得装置能够在相对较短的时间返回至活动模式。在睡眠模式，和在常规运行模式一样，最经常需要PWR_OK保持在使能电压水平以维持基本电路活动并防止功率序列的不必要启动。同时，重要的是最小化功率消耗和禁止对于操作或保持逻辑状态所不需要的每个电流消耗路径。