[发明专利]制造半导体器件结构的方法

说明书

技术领域

本发明涉及一种制造一种结构的方法，尤其但不仅仅涉及半导体结构。

背景技术

高性能集成电路(IC)上的晶体管的密度正在稳步地增加。集成大量有源元件需要这种IC以多层高密度金属互连为特征。

近来，半导体产业已经从使用铝互连金属和金属线间的二氧化硅电介质转移为使用铜金属和低k电介质材料。

铜降低了金属互连线的电阻而低k电介质材料降低了金属线间的寄生电容。在一种被称为“双嵌入”制造工艺中已经采用了这些新的材料，所述“双嵌入”制造工艺用于产生先进的高性能IC所需要的多层、高密度金属互连。

原子层淀积(ALD)和化学汽相淀积(CVD)是众所周知的可以用于在双嵌入类型结构中淀积共形铜扩散阻挡层和铜种子层。

扩散阻挡层是淀积在例如在像上面提到的低k材料的电介质材料中形成的沟槽或通孔壁上的保护层，并且扩散阻挡层阻止在制造过程中用于填充沟槽或通孔的例如铜的金属扩散进电介质材料中。扩散阻挡层例如可以由TiN形成。

金属种子层是例如铜的金属层，典型地被淀积在沟槽或通孔中的扩散阻挡层上，所述金属种子层有利于用金属来进行的后续的沟槽或通道的完全填充。

发明内容

本发明的实施例旨在提供一种简便的方法，在半导体器件结构中，通过该方法将一层生在另外一层上。

根据本发明，提供了一种制造半导体器件结构的方法，在该方法中，在衬底上淀积第一材料层的过程中使用了基于卤化物的前驱体，并且其中来自该淀积的残余卤素被用于催化在第一层上的第二材料层的生长。

在一个实施例中，第一材料层是在限定在衬底中的沟槽或沟道的底部和/或侧壁上淀积的扩散阻挡层。

第二材料层可以是金属层，当第二层填充沟道或通孔时，残余卤素催化该金属层的生长。

优选地，基于卤素的前驱体是基于碘或基于溴的前驱体。

附图说明

参考附图，将仅以示例的方式对本发明的实施例进行描述。其中：

图1至5图示说明了制造互连结构的步骤。

具体实施方式

参考附图的图1，图示说明了形成的嵌入结构1的一部分。结构1包括在这个示例中是超低k材料的电介质材料形成的第一电介质层2，第一电介质层2与在这个示例中是铜的第一金属层3邻近。例如由导电TaN形成的薄阻挡层4将电介质层2和第一金属层3隔离。

例如由SiCN形成的蚀刻停止层5覆盖了第一电介质层2以及部分覆盖了第一金属层3。

在蚀刻停止层5上形成包括超低k材料的第二电介质层6。第二电介质层6包含一个通道7，该通道具有开口端7a和由第一金属层3封闭的闭口端7b。该通道的壁7c限定了具有开口端7a的第一通道部分或沟槽7d以及限定了具有闭口端7b的第二通道部分或通孔7e。第一通道部分7d比第二通道部分7e宽。

在第二电介质层6的上表面上形成USG硬掩模层8。在USG硬掩模层8上形成TiN硬掩模层9。

采用已知的标准技术制造结构1。简单地说，淀积具有或不具有中间硬掩模和顶部硬掩模的低k层。旋转并且光刻曝光抗蚀剂。形成抗蚀剂图形、刻蚀硬掩模，然后去除抗蚀剂。然后刻蚀多孔低k材料和层5以形成通道7。

现在参考图2，在通道7的壁和封闭通道7的第一金属层3上淀积扩散阻挡层10。在优选的示例中，阻挡层10包括TiN。使用基于卤化物的前驱体(Ti卤化物前驱体，当层9是TiN时)和优选地使用ALD或CVD来淀积阻挡层10。在阻挡层10的淀积完成后，来自前驱体的卤化物11保留在阻挡层10的表面上，这是有利的。这些卤化物用来催化金属层12的后续淀积(见图3)，在优选的实施例中，该淀积过程是使用CVD淀积铜金属。

在优选的实施例中，ALD用于生长阻挡层10。ALD利用通过惰性气体组成的净化脉冲彼此隔离的两种或多种前驱体的交替脉冲。通过反应吸附到表面，生长以次单层的形式发生在次单层中。在每个脉冲期间，因为占据活性位置，生长是自限制的。结论有三方面：1)获得了非常均匀和共形的生长行为，2)通过次单层生长行为产生的单层允许仅仅通过设置周期数量就能完全控制总堆叠厚度，3)因为在每个脉冲序列期间，反应产物被完全地从表面去除，所以具有较低的污染程度。