[发明专利]层叠型正特性热敏电阻

说明书

技术领域

本发明涉及用于过电流保护、温度检测等的层叠型正特性热敏电阻，尤其涉及提高室温电阻值随时间的变化率的层叠型正特性热敏电阻。 

背景技术

近年来，在电子设备的领域中要求小型化，在这些电子设备中搭载的正特性热敏电阻也要求小型化。该正特性热敏电阻具有正的电阻温度特性，作为被小型化的正特性热敏电阻例如公知有层叠型正特性热敏电阻。 

这种层叠型正特性热敏电阻，通常具有陶瓷原材，该陶瓷原材具有多个半导体陶瓷层和沿半导体陶瓷层的界面分别形成的多个内部电极层，其中该多个半导体陶瓷层具有正的电阻温度特性，在上述陶瓷原材的两端部上述内部电极层按照互相不同的方式引出，按照与该被引出的内部电极层电连接的方式形成外部电极。此外，作为半导体陶瓷层采用以BaTiO₃系列陶瓷材料为主成分的陶瓷层。进而，为了采用BaTiO₃系列陶瓷材料发现正的电阻温度特性，添加有极微量的半导体化剂，但作为该半导体化剂一般多采用Sm。 

此外，作为层叠型正特性热敏电阻的内部电极材料广泛使用Ni。通常，在成为半导体陶瓷层的陶瓷印刷电路基板(green sheet)上丝网印刷内部电极用导电性膏剂来形成导体图案，以规定顺序层叠形成了导体图案的陶瓷印刷电路基板，将陶瓷印刷基板和导体图案一体烧制，从而形成层叠型正特性热敏电阻的陶瓷原材。 

然而，在采用Ni作为内部电极材料的情况下，在大气气氛下被一体烧成的Ni被氧化，因此需要在还原气氛下一体烧制，但在还原气氛下一体烧制时，半导体陶瓷层也被还原，因此不能得到充分的电阻变化率。因此，通常在还原气氛下进行一体烧制后，另外在大气气氛下或者氧气气氛下进行再氧化处理。

然而，该再氧化处理难以控制热处理温度，难以遍布氧气至陶瓷原材的中央部，因此存在产生氧化变形而不能得到充分的电阻变化率的担心。 

在此，在专利文献1中提出了下述层叠型正特性热敏电阻，即设半导体陶瓷层的空隙率为5～40体积％，在分别位于关于层叠方向的最外侧的两个内部电极间存在的有效层即多个陶瓷层中、位于层叠方向的中央部的热敏电阻层的空隙率，比位于层叠方向的外侧的热敏电阻层的空隙率高的层叠型正特性热敏电阻。 

在专利文献1中，设半导体陶瓷层的空隙率为5～40％体积，但如果将该空隙率换算为烧结密度，则大致相当于理论烧结密度的60％以上95％以下。而且，在该专利文献1中，将半导体陶瓷层的实际测量烧结密度降低到理论烧结密度的60以上95％以下，使中央部的热敏电阻层的空隙率比外侧的热敏电阻层大，从而容易遍布氧气至陶瓷原材的中央部，由此防止产生氧气变形，以得到期望的电阻变化率。 

另一方面，在还原气氛下将应成为半导体陶瓷层的陶瓷印刷电路基板和应成为内部电极层的导体图案一体烧制后，若在大气气氛下或氧气气氛下进行热处理，由于对半导体陶瓷层施加过许多的热及历史气氛，因此担心在半导体陶瓷层产生变形，室温电阻值随时间的变化率变大。 

因此，作为减小这种室温电阻值随时间的变化率的方法，如专利文献2所示，提出了对形成外部电极的陶瓷原材实施60℃以上200℃以下的热处理的层叠型正特性热敏电阻的制造方法。 

在该专利文献2中，在陶瓷原材上形成外部电极后，通过以60～200℃的温度进行热处理，从而慢慢地缓和上述半导体陶瓷层的变形，使室温电阻值随时间的变化率稳定化。 

专利文献1：特开2005-93574号公报 

专利文献2：特开2004-134744号公报 

但是，在专利文献2的制造方法中，以60～200℃的温度进行热处理，但为了使室温电阻值随时间的变化率稳定化，需要100个小时左右的热处理时间(参照专利文献2、第【0023】段)。因此存在热处理需要长时间，生产效率变差，批量生产性不佳的问题。 

此外，如专利文献1所述，采用Sm作为半导体化剂时，如果半导体陶瓷层的烧结密度降低，则粒子间的结合也变弱，晶格变得不稳定，因此即使实施例如专利文献2那样的热处理，也难以使室温电阻值随时间的变化率足够稳定。 

发明内容

本发明正是鉴于上述情况而提出的，其目的在于提供一种即使在具有以BaTiO₃系列陶瓷材料为主成分的烧结密度低的半导体陶瓷层的情况下，不采用热处理等烦杂方法，室温电阻值随时间的变化率也会小的层叠型正特性热敏电阻。