[发明专利]用于编程/擦除非易失性存储器的方法和设备

说明书

技术领域

本发明涉及非易失性存储器，尤其是，涉及一种用于编程/擦除非 易失性存储器的方法和设备。

背景技术

能够被多次编程和擦除的非易失性存储器(NVM)常用于广泛多 样的应用。通常，NVM具有在保障满足数据保持规格(data retention  specification)的同时可执行的编程/擦除周期(cycle)的最大数量。

发明内容

提供一种用于编程/擦除非易失性存储器的方法。所述方法包括： 使用保持/耐擦写控制电路，定义所述非易失性存储器的第一部分，以 用于具有第一存储特性；使用所述保持/耐擦写控制电路，定义所述非 易失性存储器的第二部分，以用于具有不同于所述第一存储特性的第 二存储特性；在所述第一部分上执行编程/擦除操作，与实现所述第二 存储特性相比，该操作更有利于实现所述第一存储特性，其中在所述 第一部分上的所述编程/擦除操作提供第一编程/擦除裕度；和在所述第 二部分上执行编程/擦除操作，与实现所述第一存储特性相比，该操作 更有利于实现所述第二存储特性。所述第一存储特性是耐擦写能力， 所述第二存储特性是保持能力。在所述第二部分上的所述编程/擦除操 作提供第二编程/擦除裕度，其中所述第二编程/擦除裕度大于所述第一 编程/擦除裕度。

所述方法进一步包括：定义所述非易失性存储器的第三部分，以 用于具有第三存储特性；以及在所述第三部分上执行编程/擦除操作， 与实现所述第一存储特性相比，该操作更有利于实现所述第三存储特 性，以及与实现所述第二存储特性相比，该操作更有利于实现所述第 三存储特性。

优选地，所述第三存储特性是耐擦写能力和数据保持能力的结合。

优选地，所述非易失性存储器包括存储器阵列。所述第一部分包 括所述存储器阵列的第一多个存储器单元。所述第二部分包括所述存 储器阵列的第二多个存储器单元。在所述第一部分上的所述编程/擦除 操作包括擦除操作，在该擦除操作中所述第一多个存储器单元中的每 个存储器单元具有与第一水平的参考电流相比较的电流。在所述第二 部分上的所述编程/擦除操作包括擦除操作，在该擦除操作中所述第二 多个存储器单元中的每个存储器单元具有与第二水平的参考电流相比 较的电流，其中所述第二水平不同于所述第一水平。

提供一种非易失性存储器。所述非易失性存储器包括：非易失性 存储器阵列；控制电路装置，用于定义所述非易失性存储器阵列的第 一部分，以具有第一存储特性，以及定义所述非易失性存储器阵列的 第二部分，以具有不同于所述第一特性的第二存储特性；和编程/擦除 装置，用于执行在所述第一部分上的编程/擦除操作，与实现所述第二 存储特性相比，该操作更有利于实现所述第一存储特性，以及执行在 所述第二部分上的编程/擦除操作，与实现所述第一存储特性相比，该 操作更有利于实现所述第二存储特性。所述第一存储特性是耐擦写能 力，所述第二存储特性是保持能力。在所述第一部分上的所述编程/擦 除操作提供第一编程/擦除裕度。在所述第二部分上的所述编程/擦除操 作提供第二编程/擦除裕度，其中所述第二编程/擦除裕度大于所述第一 编程/擦除裕度。

附图说明

通过例子示出本发明，并且本发明不受附图限制，在附图中相同 的附图标记指示相同或相似的元件，并且其中：

图1以框图形式描述了根据本发明的一个实施例的集成电路；

图2以框图形式描述了根据本发明的一个实施例的图1中的NVM 14；

图3以框图形式描述了根据本发明的一个实施例的图2中的保持 能力/耐擦写能力控制电路36、37；

图4以流程图形式描述了根据本发明的一个实施例的用于编程/擦 除NVM的方法；和

图5以流程图形式描述了根据本发明的一个实施例在NVM中执 行擦除过程75的方法。

本领域技术人员能够理解，附图中的元件是为了简单且清楚而被 描述，并且没必要按比例绘制。例如，在附图中一些元件的尺寸可以 相对于其它元件被放大，以便于对本发明实施例的理解。

具体实施方式