[发明专利]半导体装置、测试模式控制电路

说明书

技术领域

本发明涉及具有测试模式的半导体装置，尤其涉及需要确保安全性的半导体装置的测试模式控制技术。

背景技术

对于装载机密性高的数据或程序的LSI(Large Scale Integration：大规模集成电路)、装载用于IC卡等的安全电路的LSI，为了防止使用测试模式的数据、程序以及电路信息的泄漏、篡改，需要在产品出货后不可使用测试模式。

禁止测试模式的方法有：对测试模式控制标志和特定的比较用数据进行比较，在一致的情况下允许测试模式，在不一致的情况下禁止测试模式，所述测试模式控制标志示出测试模式的执行的允许或禁止。所述测试模式控制标志，预先被存储在非易失性存储器的规定地址。

例如，在专利文献l所公开的技术中，对非易失性存储器即EEPROM(Electrically-Erasable Programmable Read-Only Memory：电可擦除可编程只读存储器)所存储的、示出测试模式的执行的允许或禁止的标志和特定的数据进行比较，在该标志和特定的数据一致的情况下禁止向测试模式的转移。根据测试模式，可以进行测试工作，还可以进行EEPROM的初始化或程序化等。并且，在标志和特定的数据不一致的情况下可以转移到测试模式。

下面说明，通过如上所述的非易失性存储器所存储的测试模式控制标志来实现测试模式控制的方法。图1是以往的测试模式控制电路的结构框图。以往的测试模式控制电路包括：非易失性存储器91、标志保持寄存器92、固定值产生部93、比较电路94、“与”电路95以及测试电路96。

非易失性存储器91存储测试模式禁止标志，该测试模式禁止标志指定测试模式的执行的允许或禁止。测试模式禁止标志，既可以是1位也可以是多位。标志保持寄存器92，保持LSI启动后从非易失性存储器91读出的测试模式控制标志。固定值产生部93，产生预定的测试模式禁止码。比较电路94，对测试模式控制标志的数据和测试模式禁止码进行比较，在一致的情况下输出高电平。“与”电路95，在比较电路94输出高电平的情况下，屏蔽向测试电路96的测试信号。

在此，说明测试模式禁止码是5A(16进制)的例子。

在LSI被投入电源的情况下，测试模式控制标志的数据，从非易失性存储器91的规定地址中被读出，并被存储到标志保持寄存器92。

在标志保持寄存器2所存储的测试模式控制标志的数据是5A(16进制)以外时，比较结果94输出低电平，测试信号被输入到测试电路96，从而测试模式被允许。

另一方面，在标志保持寄存器92所存储的测试模式控制标志的数据是5A(16进制)时，比较电路8输出高电平，测试信号不被输入到测试电路96，从而测试模式被禁止。

专利文献1：日本国特开平11-219318号公报

然而，在所述以往的技术中存在的问题是：由于只在非易失性存储器所存储的测试模式控制标志的数据和特定的测试模式禁止码一致的情况下测试模式被禁止，因此即使非易失性存储器所存储的测试模式控制标志的数据因故障等而仅变化1位，也测试模式的禁止被解除。其结果是，在转移到测试模式的情况下，可存取需要认证码等安全性的数据，因此电路信息被泄漏、篡改的可能性会提高，从而不能确保安全性。

另一方面，还存在的问题是：若采用只在非易失性存储器所存储的测试模式控制标志的数据和特定的测试模式禁止码不一致的情况下禁止测试模式的方式，则在未确定刚制造完毕的非易失性存储器的数据的情况下，会产生在制造完毕后就测试模式被禁止的多数量的LSI。若制造完毕后就测试模式被禁止，则不能进行非易失性存储器的初始化，会导致LSI的成品率降低。

发明内容

为了解决如上所述的以往的问题，本发明的目的在于提供一种半导体装置，即使非易失性存储器所存储的测试模式控制标志的数据因故障等而发生位数变化，也可以充分地确保安全性，并且不使制造时的成品率降低。

为了实现上述目的，本发明的半导体装置具有测试模式，该半导体装置包括：非易失性存储器，在规定地址记忆控制码；产生单元，产生固定值；以及控制单元，按照所述控制码和所述固定值之间的汉明距离是否在规定数以下，控制向所述测试模式的转移。