[发明专利]鳍片型场效应晶体管

说明书

技术领域

本发明通常涉及鳍片(fin)型场效应晶体管(鳍片FET)，更具体而言，涉及一种改善的鳍片FET结构，其中分别地增加栅极与漏极区域之间的电阻以减小栅极与漏极区域之间的米勒(Miller)效应电容或增加栅极与源极和漏极区域之间的电阻以镇流(ballast)鳍片FET。

背景技术

随着晶体管设计的改善和发展，不同类型的晶体管的数量不断增加。鳍片型场效应晶体管(鳍片FET)是一种具有鳍片的晶体管，其包括沟道区域以及源极和漏极区域。双选通鳍片FET是一种在鳍片的侧壁上具有第一和第二栅极导体的鳍片FET。该栅极导体覆盖鳍片的沟道区域，而鳍片的源极和漏极区域延伸超过覆盖的该栅极导体。在Hu等人的美国专利6,413,802中(以下简称“Hu”)，详细讨论了鳍片FET，将其并入到这里作为参考。归因于鳍片FET的结构，在鳍片FET的串联电阻与栅极-源极/漏极电容之间存在固有的折衷。例如，随着鳍片离开栅极，可以扩展鳍片的宽度以降低串联电阻，具体而言，就是降低源极与栅极之间的电阻，对于数字电路而言该电阻可以引起会显著降低器件驱动的反馈。然而，加宽栅极与漏极区域之间的鳍片，不仅减小了栅极与漏极之间的电阻，而且增加了电容。尽管对于数字电路漏极电阻对器件驱动影响很小，但是归因于米勒效应，栅极与漏极之间的电容对电路延迟产生的影响通常可以达到栅极与源极之间的电容所产生的影响的三倍。

在相关问题中，在非常高的电压下，鳍片FET可以进入一种称为骤回(snap-back)的模式，其中在晶体管最热的区域中的热失控(thermalrun-away)可以损坏FET。在包括多个鳍片的鳍片FET中，如果一个鳍片进入击穿条件，热失控便会发生，其会导致鳍片传导所有的附加的电流并最终损坏鳍片FET。本发明通过提供改善的鳍片FET结构及制造这些结构的相关方法来解决这些问题，其中分别增加栅极与单独的漏极区域之间的鳍片电阻以减小栅极与漏极区域之间的米勒效应电容或者增加栅极与源极和漏极区域之间的鳍片电阻以镇流鳍片FET。

发明内容

本发明提供一种改善的鳍片FET结构的实施例以及制造所述结构的实施例的相关方法。在一个实施例中，通过不对称地配置所述鳍片FET减小栅极与源极区域之间的鳍片电阻并减小栅极与漏极区域之间的电容来优化鳍片FET驱动电流。具体而言，增加在栅极与源极区域和栅极与漏极区域之间的鳍片的电阻，以便鳍片FET可以在在预定的最大电压下操作。当以序列的形式形成本发明的多个镇流的鳍片FET时，镇流防止了一个鳍片中的早期失控，该失控可以使鳍片FET损坏。

更具体而言，本发明的鳍片FET结构的一个实施例包括，在衬底上的平行半导体平面，该平行半导体平面形成源极区域和漏极区域。另一半导体平面(即鳍片)从源极区域延伸到漏极区域。栅极位于源极与漏极区域之间的鳍片上。具体而言，在源极与漏极区域之间的鳍片的相对的侧壁上形成栅极介质层。在栅极介质层上形成栅极导体。非对称地配置鳍片FET结构，使源极区域与栅极导体之间的半导体鳍片的第一电阻小于栅极导体与漏极区域之间的半导体鳍片的第二电阻和使源极区域与栅极导体之间的第一电容大于栅极导体与漏极区域之间的第二电容。例如，在鳍片上设置栅极导体更接近源极区域而不是漏极区域。设置栅极导体更接近源极区域，可以保证栅极导体与源极区域之间的第一电阻小于栅极导体与漏极区域之间的第二电阻。设置栅极导体远离漏极区域，可以降低栅极与漏极区域之间的电容。可选地，可以在与源极和漏极区域等距的位置处设置栅极，并通过栅极导体任一侧的鳍片的尺寸来获得不对称性。例如，可以配置鳍片具有在栅极导体与源极区域之间的第一部分和在栅极导体与漏极区域之间的第二部分。第一部分和第二部分可以包括邻近栅极导体的内部部分和外部部分。内部部分可以比外部部分窄(即内部部分具有小于外部部分的第二宽度的第一宽度)。如果在栅极与漏极区域之间的鳍片的第二部分的内部部分比在栅极与漏极区域之间的鳍片的第一部分的内部部分长，便可以提供在栅极与所述漏极区域之间的减小的电容、在栅极与源极区域之间的减小的电阻。具体而言，如果第一部分的内部部分具有近似等于第一宽度(即内部部分的宽度)的第一长度和如果第二部分的内部部分具有大于近似三倍的所述第一宽度的第二长度，就可以获得最优的电阻和电容。