[发明专利]半导体存储装置

说明书

技术领域

本发明涉及被顺序访问的半导体存储装置以及在被顺序访问的半导体存储装置中的地址管理方法。

背景技术

只允许对存储阵列的数据单元顺序访问的半导体存储装置例如公知有EEPROM。该半导体存储装置由于比较便宜，因此被使用为用于存储与耗材的余量或者消耗量有关的数据的存储装置。另外，具有多个数据存储区域、例如EEPROM区域和掩模ROM区域的半导体存储装置也得到了实用化。在具有多个数据存储区域的半导体存储装置中，通过使用掩模ROM区域而具有不需要向半导体存储装置写入只读数据的优点。

发明内容

但是，顺序访问型的半导体存储装置在具有包含比只读区域小的可写入区域的单一的数据存储区域的情况下，如果没有被向上计数到只读区域的最后地址，则不能返回到可写入区域的起始地址。其结果存在如下问题：比数据的读出需要时间的数据的写入处理将更需要时间。

并且，在半导体存储装置中，通常使用地址译码器指定访问目的地址，因此在具有多个数据存储区域的半导体存储装置中，相对于各个数据存储区域必须具有地址译码器，从而电路结构规模有变大的趋势。

本发明是用于解决上述问题而完成的，其目的是在半导体存储装置中实现缩短数据写入时间的同时，实现对地址指定所需要的电路结构的小型化。

为了解决上述问题，本发明的第1方式提供了一种半导体存储装置。本发明第1方式的半导体存储装置包括：地址计数器，对计数值进行计数来指定为访问对象的对象地址，并且在进行数据的读出时和进行数据的写入时最大计数值不同；非易失性存储阵列，被顺序访问到由所述地址计数器指定的对象地址为止；数据写入单元，从所述存储阵列的所述对象地址以规定的地址单位将写入数据写入；以及数据读出单元，从所述存储阵列的对象地址读出数据。

根据本发明第1方式的半导体存储装置，由于使用在进行数据的读出时和进行数据的写入时最大计数值不同的地址计数器，来指定作为访问对象的对象地址，因此可缩短数据写入时间，并且可实现地址指定所需要的电路结构的小型化。

本发明第1方式的半导体存储装置可以为如下构成：所述地址计数器，在将计数值计数到各个所述最大计数值之后，指定所述存储阵列的起始地址。此时，计数值在到达最大计数值之后可返回到存储阵列的起始地址。

本发明第1方式的半导体存储装置可以为如下构成：所述地址计数器，与从所述半导体存储装置的外部输入的外部时钟信号同步对所述外部时钟信号数进行计数。此时，可由外部时钟信号指定存储阵列的希望的地址。

本发明第1方式的半导体存储装置，可以为如下构成：所述存储阵列包括具有第1最终地址的第1存储区域和具有第2最终地址并与所述第1存储区域连续的第2存储区域，所述写入时的最大计数值是与所述第1最终地址对应的计数值，所述读出时的最大计数值是在与所述第2最终地址对应的计数值上加上规定值之后的值。此时，由于在进行数据写入时不执行对第2存储区域的地址指定处理，因此可缩短对第1存储区域进行数据写入所需要的时间。

本发明第1方式的半导体存储装置可以为如下构成：所述地址计数器在计数到各个最大计数值之后，指定所述存储阵列中的所述第1存储区域的起始地址。此时，在计数值到达最大计数值之后可返回到第1存储区域的起始地址。

本发明第1方式的半导体存储装置可以为如下构成：所述第1存储区域是可写入数据的存储区域，所述第2存储区域是仅可读出数据的存储区域。此时，在进行数据写入时，仅执行对第1存储区域的地址指定处理，并且在进行数据读出时，执行对第1以及第2存储区域的地址指定处理。

本发明第1方式的半导体存储装置可以为如下构成：所述第1存储区域是可存储128位数据的存储区域，所述第2存储区域是可存储64位数据的存储区域，所述地址计数器是8位地址计数器，在写入时，在第8位的值取1之后，指定所述第1存储区域的起始地址，在读出时，在8位的值全部取1之后，指定所述第1存储区域的起始地址。此时，在进行数据读出时计数值达到了56之后，在进行数据写入时计数值达到了128位之后，可返回到第1存储区域的起始地址。