[发明专利]用于改变电浮动体晶体管的编程持续时间和/或电压的方法和设备以及实现其的存储单元阵列

说明书

相关申请

本申请要求下述申请的优先权：(1)2005年10月31提交的标题为“Method and Apparatus for Varying the Programming Duration of aFloating Body Transistor，and Memory Cell，Array，and/or DeviceImplementing Same”的美国临时申请第60/731,668号；(2)2005年11月14日提交的标题为“Method and Apparatus for Varying theProgramming Duration of a Floating Body Transistor，and Memory Cell.Array，and/or Device Implementing Same”的美国临时申请第60/736,613号。这些临时申请的全部内容通过引用包含在此。

技术领域

本发明涉及一种半导体存储单元、阵列、结构和装置以及用于控制和/或操作这种单元、阵列和装置的技术，更具体地，在一个方面，涉及一种动态随机存取存储(“DRAM”，dynamic random access memory)单元、阵列、结构和装置，其中，存储单元包括存储有电荷的电浮动体(electrically floating body)。

背景技术

存在利用改善性能、减少漏电流和增强整体标度(scaling)的技术、材料和装置来使用和/或制造高级集成电路的持续趋势。绝缘体上半导体(SOI，Semiconductor-on-Insulator)是一种可以在其上或其中(下文中统称为其“上”)制造或者布置这种装置的材料。这种装置已知为SOI装置，并且包括例如部分耗尽(PD，partially depleted)、完全耗尽(fullydepleted)装置、多栅极(例如双栅极或者三栅极)装置和Fin-FET。

一种类型的动态随机存取存储单元主要基于SOI晶体管的电浮动体效应(例如，参见美国专利6,969,662，其通过引用包含于此)。在这一点上，动态随机存取存储单元可以由具有沟道的PD或者FD SOI晶体管(或者在体材料(bulk material)/衬底中形成的晶体管)构成，所述晶体管被布置为邻近体并且通过栅介质与其隔离。晶体管的体区域(body region)从布置在体区域下方的绝缘层(或者例如体型材料/衬底中的非导电区域)来看是电浮动的。通过SOI晶体管的体区域内的电荷的浓度来确定存储单元的状态。

参考图1A、1B和1C，在一个实施例中，半导体DRAM阵列10包括多个存储单元12，每个存储单元由具有栅极16、电浮动的体区域18、源极区域20和漏极区域22的晶体管14构成。体区域18布置在源极区域20和漏极区域22之间。此外，体区域18布置在可以是绝缘区域(例如在SOI材料/衬底中)或者非导电区域(例如在体型材料/衬底中)的区域24上或者上方。绝缘或者非导电区域24可以布置在衬底26上。

通过对选择的字线28、选择的源极线30和/或选择的位线32施加适当的控制信号将数据写入选择的存储单元，或者从所选择的存储单元读取数据。作为响应，载荷子积累在电浮动体区域18中，或者从电浮动体区域18发出和/或射出载荷子，其中，由电浮动体区域18中的载流子的量来定义数据状态。特别地，专利’662的全部内容，包括其中所描述和示出的例如特征、属性、架构、配置、材料、技术和优点，通过引用包含于此。

如上所述，DRAM阵列10的存储单元12通过在例如N沟道晶体管的体区域18中积累多数载流子(电子或者空穴)34或者从N沟道晶体管的体区域18发出/射出多数载流子(电子或者空穴)34来工作(参见图2A和2B)。在这一点上，经由例如源极区域20和/或漏极区域22附近的碰撞电离在存储单元12的体区域18中积累多数载流子(在这个示例中是“空穴”)34表示逻辑高或者“1”数据状态(参见图2A)。经由例如正向偏置源极/主体结和/或漏极/主体结而从体区域18发出或者射出多数载流子30表示逻辑低或者“0”数据状态(参见图2B)。

特别地，至少为了本讨论的目的，逻辑高或者状态“1”对应于体区域中的多数载流子相对于未编程的装置和/或以逻辑低或者状态“0”编程的装置提高后的浓度。相反地，逻辑低或者状态“0”对应于体区域中的多数载流子相对于未编程的装置和/或以逻辑高或者状态“1”编程的装置降低后的浓度。