[发明专利]利用多次曝光印刷光刻图像的方法和系统

说明书

技术领域

本发明涉及集成电路的设计和制造，尤其涉及用于改善制造集成电路的光刻工艺的系统和方法。

背景技术

用于集成电路(IC)的电子设计过程包括描述IC或电子系统的行为属性、架构属性、功能属性、以及结构属性。设计团队通常从非常抽象的目标产品的行为模型开始，并以IC芯片上的各种结构、器件、以及互连的物理描述结束。半导体代工厂使用物理描述来产生制造IC所需的掩膜和测试程序。在设计、验证、以及制造电子设计的整个过程中，EDA工具广泛地被设计者所使用。

光刻是一种光学印刷和制造工艺，通过其可以将光掩模上的特征成像和限定到涂覆在衬底上的感光层。光掩模可以用于在给定衬底以及许多衬底上的许多位置上产生相同的原始图案(masterpattern)。光刻和光掩模对于集成电路(IC)的有效制造以及IC产业的发展是相当关键的。

对于IC制造应用而言，光掩模特征对应于各种基本物理IC元件，所述元件包括诸如晶体管以及互连线、接触和通孔的功能电路元件以及不是功能电路元件但被用来促进、提高、或追踪各种制造工艺的其它元件。

通过在IC制造工艺中依次使用对应于给定IC的各种光掩模，可以构成大量的具有各种形状和厚度且具有各种导电和绝缘特性的材料层，以形成整个集成电路。光刻工艺通常跟在IC设计与光掩模制造之后。

如图1所示，光/光学器件的各种组合在晶圆上具有特定的最大空间频率。在传统的IC制造工艺中，可以形成在晶圆上的任何特征的最小尺寸受到处理系统的间距(pitch)的严格限制。间距为特征的宽度加特征间的间隔之和。如图2所示，光刻工艺可以通过调整阈值或剂量来形成窄线，但无法形成更小的间距。

当现代的IC设计的复杂度随着时间而增加时，IC设计上的形状的数量和密度也以相应的方式而增加。然而，由于明显受间距尺寸限制的现有光刻处理工具的间距限制，而使制造更密集且特征尺寸更小的IC芯片的目标遇到很大的困难。

因此，对于集成电路设计者和制造商而言，非常希望能够得到用于实施允许在集成电路上以更小的特征尺寸来制造特征的光刻工艺的改进系统和方法。

发明内容

在一些实施例中，本发明的系统和方法把将被印刷的设计分为两次或多次曝光，其中的每一次曝光至少具有最小间距。这些多次曝光一起印刷出无法仅用一次曝光而印刷的设计。该方法允许在晶圆上印刷较小的掩膜特征而无需新的制造设备，且对现有的制造工艺仅有较小的改变。该方法也不需要对芯片的设计进行限制。

以下在具体实施方式、附图、以及权利要求书中对本发明的方案、目的、以及优点的进一步细节进行说明。前述的一般说明与接下来的详细说明都为示例性与说明性的，而不旨在限制本发明的范围。

附图说明

包括附图以便对本发明有进一步的理解，并且与具体实施方式一起用于说明本发明的原理。

图1-2示出用于光刻处理操作的光学效应；

图3示出根据本发明的一些实施例的用于制造集成电路的工艺的流程图；

图4示出印刷在光刻处理设备上的示例性的一组特征；

图5示出根据本发明的一些实施例使用多次曝光来制造集成电路；

图6A-D示出不同的多次曝光设置；

图7A-B示出具有不同曝光次数的设置；

图8示出根据本发明的一些实施例的用于制造集成电路的工艺的详细流程图；

图9示出处理布图中的突起；

图10A-C、11A-C、和12A-C示出具有不同数量的关键形状的处理或设置；

图13示出所产生的多边形；

图14和15示出间隙的处理；

图16示出在关键形状附近具有非关键形状的情况；

图17示出与关键形状邻接或不与关键形状邻接的非关键形状的设置；

图18示出被过分限制的布图；

图19A-B示出曝光之间的重叠区域；

图20示出通过其可以实施本发明的示例性的计算架构。

具体实施方式

在一些实施例中，本发明的系统和方法把将被印刷的设计分为两次或多次曝光，其中的每一次曝光至少具有最小间距。这些多次曝光一起印刷出无法仅用一次曝光而印刷的设计。该方法允许在晶圆上印刷较小的掩膜特征而无需新的制造设备，且对现有的制造工艺仅有较小的改变。该方法也不需要对芯片的设计进行限制。