[发明专利]制造平板基体的方法

说明书

发明背景

本发明涉及大小至少2500cm²且具有在真空反应器中用PECVD法沉积的硅层的平板基体(flat substrate)的制备。因此，在制造薄膜晶体管显示器(TFT)或液晶显示器(LCD)，或者太阳能电池或有机发光显示器(OLED)的平板基体时，基体制成后，硅层通常成为半导体器件的一部分。

目前在制造此类含硅层的大平板基体时，最常用无定形硅(a-Si)作为这种层的材料。这些层通常用PECVD法沉积。但不幸的是，a-Si的电子特性相对较差，在这样的平板基体上的以a-Si为基础的器件在电应力下容易出现明显的降解。

本领域已知结晶硅(μc-Si以及“多晶硅”)可以很好地代替a-Si，因为由更多结晶材料组成的器件表现更好的性能，如更高的电子迁移率(更高的场效应迁移率)、更高的ON-电流和随时间的退化(阈电压漂移)更少。

本领域还已知可使用标准装备并且等离子体激活含硅气体、含卤素气体、氢气和惰性气体的混合物，通过等离子体增强化学气相沉积法(PECVD)，产生高晶材料。我们参考例如P.Roca i Cabaroca等在″Journal of SID″12/1，2004中的方法，其中报道的方法是用SiF₄-H₂-Ar混合气体在氮化硅层(SiN)上方产生μc-Si材料。该方法的内在问题是下面的介电层-SiN-以及所述μc-Si层的厚度和质量都不均匀。厚度和质量的均匀度受基体周围环境的化学和电均一性支配。的确，已发现与基体更中心部分的特征相比，介电膜和μc-Si膜两种膜在基体外周部分都更薄且具有不同的化学组成。

本发明的目的是提供制造大小至少2500cm²的平板基体的方法，该基体基本呈中心对称性，具有通过PECVD法在真空反应器中沉积的Si层，其中沿基体至其外周的层质量和层厚度中至少一种的均匀度得到改善。这通过以下方法实现，包括：

a)在电极之间的反应空间产生RF等离子体放电；

b)使介电预涂层沉积在反应器至少一部分内表面上；

c)将一种基体引入反应器内，第一表面朝向所述第一电极；

d)使介电层沉积在基体的第二表面上；

e)通过PECVD使所述Si-层沉积在所述介电层上成为μc-Si层和

f)重复步骤b)-e)以制造各单一基体。

对于步骤d)沉积的介电层，厚度不均匀主要由于接着的Si层沉积中在基体外周部分的蚀刻率较高。蚀刻自由基特别来源于用于在步骤e)中产生μc-Si层的等离子体。据信朝向基体外周蚀刻率的增加是由于这些蚀刻自由基在基体边缘附近的比例高于在基体更中心区的比例。了解铝合金对氟良好的化学中性之后可明白这一点，该合金常用于半导体加工真空反应器的壁。这种中性(即无消耗)导致沿反应器内壁的铝合金表面蚀刻自由基比例增加，由此增加基体外周的蚀刻率。必须指出，考虑到将在其中制造的基体的尺寸，真空反应器足迹区域(footprint)的尺寸通常尽可能小。因此反应器金属壁与将制造的基体边缘或外周之间的距离未被设计得足够大到可忽略该壁的所述效应的程度。事实上，PECVD反应器最常用的铝合金是铝镁合金，因为它形成以氟为基础的保护性外层，所以很容易经受清洗。因此，在这种等离子体增强清洗时常用氟自由基如来自等离子体中的NF₃或SF₆的氟自由基，不腐蚀标准PECVD硅加工所用真空反应器的内表面。

由于PECVD反应器内表面的化学中性，所以基体边缘附近蚀刻自由基的有效量较高，这些自由基通过渗透作用迁移至基体周边区上。参比基体尺寸而设计的反应器内部空间的足迹尺寸越小，这种作用越明显。较高量的有效蚀刻自由基(氟自由基)，将通过影响结晶作用影响基体周边区μc-Si层生长。因此，对蚀刻自由基和生长促进自由基之间化学平衡的局部干扰降低沉积率，以及改变基体周边区确定的结晶部分、无定形部分和空隙之间的Si材料组成。通常，朝向基体边缘这种层厚的降低和材料组成的改变引起沿基体向基体周边制备的半导体器件的特性相对于基体上更中心的此类器件的特性出现不希望的偏差。