[发明专利]快闪存储器装置中的选择性慢编程会聚

说明书

技术领域

本发明大体涉及存储装置，且具体来说，本发明涉及快闪存储器装置存储器装置。

背景技术

通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。

快闪存储器是一种类型的可以块为单位而不是一次一个字节地被擦除并重新编程的存储器。典型的快闪存储器包括存储器阵列，所述存储器阵列包含大量存储器单元。所述存储器单元中的每一者包含能够保存电荷的浮栅场效应晶体管。通常将所述单元分组成多个块。可通过对浮动栅极进行充电来在随机基础上对块内的单元中的每一者进行电编程。通过浮动栅极中的电荷的存在或不存在来确定单元中的数据。可通过块擦除操作来从浮动栅极去除电荷。

可按每单元单个位(即，单级单元-SLC)或每单元多个位(即，多级单元-MLC)来对每一存储器单元进行编程。每一单元的阈值电压(V_t)确定存储在所述单元中的数据。举例来说，在每单元单个位中，0.5V的V_t可指示经编程的单元，而-0.5V的V_t可指示经擦除的单元。多级单元可具有多个V_t窗，每一V_t窗指示不同状态。多级单元通过将位组合(bit pattern)分配给所述单元的特定电压分布来利用传统快闪单元的模拟性质。视分配给所述单元的电压范围的量而定，这种技术允许每单元存储两个或两个以上的位。

重要的是，V_t分布可充分间隔开，以便减小一个分布的较高电压与下一分布的较低V_t重叠的可能性。所述重叠可能因为并入单元的特定电压分布的噪声或温度变化的缘故而发生。视分配给单元的电压范围的量而定，这种技术允许每单元存储两个或两个以上的位。

重要的是，V_t分布可充分间隔开，以便减小一个分布的较高电压与下一分布的较低V_t重叠的可能性。所述重叠可能因为集成电路的噪声或温度变化的缘故而发生。一种在各个阈值电压分布之间形成较大间隙的方式是使分布本身较窄。因为存储器单元在不同速率下编程，所以这可能是一个问题。

可在较慢单元之前对较快的存储器单元进行编程，因为较快的单元需要较少的编程脉冲。由于较快单元产生较宽的分布，所以这可导致较快单元的V_t分布与较慢单元的V_t分布不同且/或更接近除较慢单元的V_t分布以外的其它分布。

在Tanaka等人的第6,643,188号美国专利(转让给Toshiba和SanDisk公司)中说明一种解决这个问题的方法。Tanaka等人揭示一种两步编程方法，其使用第一步检验电压和第二步检验电压。一旦正被编程的存储器单元的阈值电压达到第一步检验电压，就针对所有正被编程的单元改变写控制电压。这使所有存储器单元的编程减速。

这种方法的一个问题是：其减小了编程处理量。不管正被编程的单元是快单元还是慢单元，减小所有所述单元的编程速度都使对所有所述单元进行编程所花费的时间增加。

另一种可用于形成较窄分布的方法是：当单元接近编程状态时，调整编程脉冲阶跃电压。然而，这也使所有位的编程减速，因此减小编程处理量。对于需要额外编程脉冲的较高分布来说尤其如此，其中由于增量较小，所以要花费更长的时间来达到较高分布。

由于上文所陈述的原因，且由于下文所陈述的所属领域的技术人员在阅读并理解本说明书后将明了的其它原因，此项技术中需要一种在不减小存储器装置的编程处理量的情况下产生较窄V_t分布的方法。

发明内容

一种用于在包括存储器单元阵列的存储器装置中进行选择性慢编程会聚的方法，所述存储器单元阵列具有字线和位线，所述方法包括：增加多个存储器单元中每一者的阈值电压；以及选择性偏置耦合到所述多个存储器单元的位线，使得在耦合到所述第一位线的存储器单元的所述阈值电压达到两个检验阈值电压中的第一检验阈值电压时，用大于0V的电压来偏置位线，所述第一检验阈值电压小于第二检验阈值电压。