[发明专利]快闪存储器装置中的选择性慢编程会聚

权利要求书

1.一种用于在包括存储器单元阵列的存储器装置中进行选择性慢编程会聚的方法，所述存储器单元阵列具有通过字线耦合的行和通过位线耦合的列，所述方法包括：增加多个存储器单元中每一者的阈值电压；以及

选择性偏置耦合到所述多个存储器单元的位线，使得仅在相关联存储器单元的所述阈值电压达到两个检验阈值电压中的第一检验阈值电压时偏置位线，所述第一检验阈值电压小于第二检验阈值电压。

2.根据权利要求1所述的方法，其中增加所述阈值电压包括在耦合到正被编程的所述存储器单元的预定字线上产生多个编程脉冲。

3.根据权利要求1所述的方法，其进一步包含继续对阈值电压低于所述第一检验阈值电压的存储器单元进行编程。

4.根据权利要求1所述的方法，其进一步包含执行检验操作以确定正被编程的每一存储器单元的所述阈值电压。

5.根据权利要求1所述的方法，其中所述存储器装置包括快闪存储器装置。

6.根据权利要求5所述的方法，其中所述快闪存储器装置是“与非”型快闪存储器或“或非”型快闪存储器中的一者。

7.根据权利要求1所述的方法，其中所述第二检验阈值电压是将所述存储器单元视为已编程所处的阈值电压。

8.根据权利要求1所述的方法，其中所述阈值电压是指示可编程到所述存储器单元中的多个可能的多电平状态中的一者的阈值电压分布的一部分。

9.根据权利要求1所述的方法，其进一步包括：

对多个存储器单元中的每一者执行编程操作；以及

对所述多个存储器单元中的每一者执行检验操作，以确定其各自的阈值电压。

10.根据权利要求9所述的方法，其中执行所述编程操作包括产生以阶跃电压递增的多个编程电压脉冲。

11.根据权利要求9所述的方法，其进一步包含响应于与位线相关联的存储器单元具有至少等于所述第二检验阈值电压的阈值电压，用抑制电压选择性地偏置耦合到所述多个存储器单元的所述位线。

12.根据权利要求11所述的方法，其中所述抑制电压是电源电压。

13.一种存储器装置，其包括：

存储器单元阵列，所述存储器单元以行和列的形式布置，以使得所述行通过字线而耦合且所述列通过位线而耦合，每一存储器单元具有相关联的阈值电压；以及

控制电路，其控制所述存储器单元阵列的编程，所述控制电路适合于控制多个编程脉冲的产生以增加待编程的一组存储器单元的所述相关联的阈值电压，所述控制电路进一步适合于仅选择性地控制与阈值电压等于或大于第一检验阈值电压但小于第二检验阈值电压的存储器单元相关联的位线的偏置。

14.根据权利要求13所述的装置，其中所述存储器单元阵列由浮栅场效应晶体管组成。

15.根据权利要求13所述的装置，其中等于或大于所述第二检验阈值电压的阈值电压指示已编程的存储器单元。

16.根据权利要求13所述的装置，其中所述控制电路进一步适合于响应于小于所述第二检验阈值电压的阈值电压，控制从前一编程脉冲增加了预定阶跃电压的额外编程脉冲的产生。

17.根据权利要求13所述的装置，其中所述存储器装置是“与非”快闪存储器装置。

18.根据权利要求13所述的装置，其中所述控制电路进一步适合于以0V偏置与阈值电压仍未达到所述第一检验阈值电压的存储器单元相关联的所有位线。

19.一种存储器系统，其包括：

处理器，其产生存储器编程信号；以及

存储器装置，其耦合到所述处理器且响应于所述存储器编程信号而操作，所述装置包括：

存储器单元阵列，所述存储器单元以行和列的形式布置，以使得所述行通过字线而耦合且所述列通过位线而耦合，每一存储器单元具有相关联的阈值电压；以及

控制电路，其控制所述存储器单元阵列的编程，所述控制电路适合于控制多个编程脉冲的产生，以增加待编程的一组存储器单元的所述相关联的阈值电压，所述控制电路进一步适合于仅选择性地控制与阈值电压等于或大于第一检验阈值电压但小于第二检验阈值电压的存储器单元相关联的位线的偏置。