[发明专利]封装逻辑和存储器集成电路

说明书

背景技术

本发明大体涉及包括逻辑管芯和至少一个存储器管芯的半导体封装。

逻辑管芯可以是处理器，例如用于移动电话的应用处理器或者基带处理器。为了操作，逻辑管芯使用存储器来存储信息。在某些情况下，存储器和逻辑电路可以被一起封装在单个封装中。这可能会具有许多优点，包括提高的性能和更低的成本，以及更加紧凑的配置。

对于支持更高的管脚或者输入/输出端数目的较小的封装总是存在着需求。半导体封装通过输入/输出端与外界通信。输入/输出端越多，可以提供的信号越多，并且在某些情况下，可能实现的操作越有效或越复杂。由于封装相对较小且封装中的管芯甚至更小，因此提供高输入/输出端数目可能较为复杂。

附图说明

图1是本发明的一个实施例的放大的顶视平面图；

图2是根据本发明一个实施例的、大体沿着图1中的线2-2截取的剖面图；以及

图3是根据一个实施例的系统图示。

具体实施方式

参考图1，叠置的半导体芯片封装10可以包括由柔性带或者层压衬底形成的柔性衬底12。衬底12可以包括通过键合线26来进行引线键合的键合指18。在一个实施例中，衬底12可以是柔性或聚酰亚胺衬底。这种封装是柔性的，这与刚性封装相对应，所述刚性封装可以由双马来酰亚胺三嗪(BT)制成。

如这里所使用的，“柔性衬底”包括聚合物层和形成在所述聚合物层的一个表面上的电路。柔性电路比刚性或BT封装更加柔韧。例如，层压柔性衬底可以由聚酰亚胺或者聚脂以及一个或多个金属化层形成。

封装10中的下一层由管芯或集成电路14形成，该集成电路可以是存储器集成电路。它包括键合焊盘20。键合焊盘20可以依次通过键合线26耦合到上面的或者逻辑集成电路16。该上面的或者逻辑管芯或集成电路16例如可以是用于移动电话的应用处理器。

因此，在某些实施例中，逻辑以及与逻辑配合工作的存储器被一起封装在紧密结合的、高效的布置中。逻辑和存储器之间的通信可以通过相对较短的键合线26流动。而且，通过使存储器集成电路14的管芯尺寸大于逻辑集成电路16的管芯尺寸可以实现台阶状的、容易进行引线键合的结构。

从衬底12到存储器集成电路14的连接在某些实施例中仅仅通过逻辑集成电路16实现。在那些实施例中，存储器集成电路通过逻辑集成电路的这种接触可以具有许多优点，包括防止除经由该逻辑以外的对存储器的访问。这种布置可以防止对存储器的不期望的修改，这种修改可能负面地影响封装10的性能及其制造商的声誉。此外，通过控制对存储器的访问可以实现更好的安全性。经由逻辑电路访问存储器还可以减少键合指的数量，这可以转化成更小的衬底占用面积和更低的相关成本。通过逻辑电路访问存储器还可以消除或者缩短引线键合长度，减少成本和布线摆动，同时改善电性能。减少的键合指数量可以使得外部管脚数减少，减少成本和尺寸。

参照图2，在某些情况下，图1所示的结构可以被密封在合适的密封剂32中。合适的密封剂32是填充了玻璃颗粒的环氧树脂、二苯并环丁烷(bisbenzocyclobutane)、聚酰亚胺、硅橡胶、低介电常数电介质等。

到封装10的电连接可以通过外部管脚44来实现。在一个实施例中，管脚44可以采用焊球的形式。绝缘体42将配置在相邻绝缘体42之间的间隙中的管脚44分开。

在绝缘体42之上可以是互连层38，其可以相当于电镀的金属化层，允许将到管脚44以及来自管脚44的信号引导到衬底12内的上部金属化层50。键合焊盘46允许键合线26、上部金属化层50和下部金属化层38之间的互连。更特别地，过孔40选择性地连接这两层50和38内的金属化部分。在顶部上，键合线26在30处被焊到接触部46。

存储器集成电路14可以通过管芯附着件36或者包括胶带或者粘合剂涂覆带(adhesive coated tape)的任何其他合适的胶粘体紧固到衬底12。然后，逻辑集成电路16可以通过另一管芯附着件34紧固到存储器集成电路14，该管芯附着件也可以是任何合适的胶粘体。之后，可以从衬底12到逻辑集成电路16且然后从逻辑集成电路16往下到存储器集成电路14形成键合线26。在一些实施例中，附加的粘合剂52也可以施加在电路14和衬底12之间。