[发明专利]具有由逻辑单元的单元邻接形成的信号总线的集成电路

权利要求书

1.一种集成电路，包括：

至少两个逻辑单元(211，212，213)；以及

休眠总线(260)，通过所述至少两个逻辑单元的单元邻接而形成，并被配置为用以接收休眠信号并将所述休眠信号分配给所述至少两个逻辑单元的每一个。

2.如权利要求1所述的集成电路，其中所述休眠总线跨接所述至少两个逻辑单元。

3.如权利要求1所述的集成电路，其中从第一半导体层形成所述休眠总线，所述第一半导体层包括多晶硅层。

4.如权利要求1所述的集成电路，还包括休眠管脚(240)，其连接到所述休眠总线并被配置为用以接收所述休眠信号。

5.如权利要求4所述的集成电路，还包括休眠电路，其连接到所述至少两个逻辑单元，并被配置为用以从所述休眠总线接收所述休眠信号并根据所述休眠信号控制在所述至少两个逻辑单元中的功耗。

6.如权利要求5所述的集成电路，其中所述休眠电路包括一个或多个休眠晶体管(251)，其中，从第二半导体层形成所述一个或多个休眠晶体管的漏极，所述一个或多个休眠晶体管包括NMOS晶体管；或者所述一个或多个休眠晶体管包括PMOS晶体管。

7.一种传送休眠信号的方法，包括：

利用通过至少两个逻辑单元(211，212，213)的单元邻接而形成的休眠总线(260)来接收休眠信号；以及

将所述休眠信号分配给所述至少两个逻辑单元的每一个。

8.如权利要求7所述的方法，其中所述休眠总线跨接所述至少两个逻辑单元。

9.如权利要求7所述的方法，其中分配所述休眠信号的步骤包括利用从第一半导体层形成的所述休眠总线的步骤，所述第一半导体层包括多晶硅层。

10.如权利要求7所述的方法，还包括从连接到所述休眠总线的休眠管脚(240)接收所述休眠信号的步骤。

11.如权利要求7所述的方法，还包括利用休眠电路的步骤，所述休眠电路被配置为用以控制在所述至少两个逻辑单元中的功耗。

12.如权利要求11所述的方法，其中所述休眠电路包括一个或多个休眠晶体管(251)，从第二半导体层形成所述一个或多个休眠晶体管的漏极，所述一个或多个休眠晶体管包括NMOS晶体管；或者所述一个或多个休眠晶体管包括PMOS晶体管。

13.一种标准单元库，包括：

至少两个逻辑单元(211，212，213)；

所述至少两个逻辑单元被配置为通过所述至少两个逻辑单元的单元邻接而形成休眠总线(260)，并且所述休眠总线被配置为用以接收休眠信号并将所述休眠信号分配给所述至少两个逻辑单元的每一个。